云南大学软件学院模拟与数字电路期末试卷A_数字电路期末模拟

云南大学软件学院模拟与数字电路期末试卷A由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“数字电路期末模拟”。

云南大学软件学院2009-2010上学期

2009级《模拟与数字电子技术》期末考试B卷

任课教师：王逍，张艳，刘春花

学号姓名班级

一、填空（4%×7=28%）

1.(1101.01)210

2.(587)10=()16

3.将330位二进制数。

4.输出端可以输出“高阻”状态的门电路为门。

5.设计一个模19计数器至少需要

6.可以大批量生产、性能可靠但无法改变的ROM为ROM，可以用紫外线擦除、电信号编程的ROM为ROM。

二、将逻辑函数F(A,B,C)B(AC)化为与非式。（10%）

三、将逻辑函数F(A,B,C,D)m(0,1,5,6,9,11,13)d(3,4,10,15)化成最简与或式（卡诺图法）。（10%）

四、（1）已知逻辑电路的输入变量为A,B,C，输出F为它们的偶校验码（即：输入A,B,C加F应保证1的个数为偶数）。画出F的卡诺图；（4%）

（2）芯片CT54LS138的真值表如下，试用该芯片

产生逻辑函数F（配合与

非门实现）。（6%）

五、试用

F(A,B,C,D)8选一数据选择器实现逻辑函数m(4,6,8,9,10,11,13,15)

（1）选取A,B,C为地址变量，在F的卡诺图上画出ABC的最小项的圈；（5%）

（2）作出电路图。（5%）

六、试分析如图电路的功能，设初始状态为0000。

（1）列出各个触发器的次态方程；（3%）

（2）作出状态转移图；（3%）

（3）画出波形图；（3%）

（4）描述该电路的功能。（3%）

七、试用JK触发器设计一个模7、8421 BCD码、递减计数器，初始状态为111，（1）用JK触发器组成3位二进制递减计数器（5%）

（2）在此计数器的基础上，使用触发器的Sd端或Rd端设计出题目所要

求的计数器。（5%）

八、2-5-10进制异步计数器74LS90的结构如图，（1）试将两片74LS90扩展成5421 BCD 式模100计数器；（5%）．．．．．．．码．

（2）利用74LS90的直接清0端将扩展后的模100计数器设计成为模79

计数器（从 0000 0000 开始计数）（5%）