简易正弦信号发生器的设计_简易正弦信号发生器

简易正弦信号发生器的设计由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“简易正弦信号发生器”。

实验六 简易正弦信号发生器的设计

一、实验目的1.进一步熟悉Quatus软件的使用方法；

2.掌握逻辑分析仪的使用方法；

3.掌握LPM-ROM的使用方法；

二、实验内容

定制LPM-ROM模块，并利用其设计一个简易的正弦信号发生器，该信号发生器由以下三部分组成：

（1）计数器或地址信号发生器；

（2）正弦信号数据存储器ROM（6位地址线，8位数据线），含有128个8位波形数据（一个正弦波形周期）。

（3）VHDL顶层程序设计

注意：本实验中未给正弦信号波形接D/A转换器，因而采用逻辑分析仪进行观察，具体观察方法见教材208页。

本实验中待测信号为ar和q。时钟选择clk；时能信号为en，高电平触发。

三、实验记录

1.VHDL语言程序

2.仿真波形

3.逻辑分析仪观察结果。

四、问题讨论

1.总结宏功能模块的应用环境，可实现哪些设计？

2.设计一个方波生成器。