数字系统设计与Verilog HDL学习报告_verilog数字设计报告

数字系统设计与Verilog HDL学习报告由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“verilog数字设计报告”。

数字系统设计与Verilog HDL学习报告

在现代数字系统设计中，EDA技术已经成为一种普遍的工具。EDA技术，即电子设计自动化技术，对于EDA技术并没有一个精准的定义，我们可以认为，所谓的EDA技术就是以计算机为工作平台，以EDA软件工具为开发环境，以PLD器件或者ASIS专用集成电路为目标器件设计实现电路系统的一种技术。

现代EDA技术和EDA工具呈现出采用硬件描述语言（HDL）进行电路设计、逻辑综合与优化、开放性和标准型、更完备的库的特点。

其中，利用HDL(硬件描述语言)进行电路与系统的描述是当前EDA设计技术的另一个特征。与传统的原理图设计方法相比，HDL语言更适合于描述规模大、功能复杂的数字系统，它能够使设计者在比较抽象的层次上对所设计系统的结构和逻辑功能进行描述。采用HDL语言进行设计的突出优点是：语言的标准化，便于设计的复用、交流、保存和修改；设计与工艺的无关性，宽范围的描述能力，便于组织大规模、模块化的设计。常用的硬件描述语是VerilogHDL。

通过学习了解到Verilog程序的基本设计单元是“模块”。一个模块由几个部分组成。例如一个简单的“与—或—非”门电路程序：

module aoi（a,b,c,d,f）;

/*模块名为aoi，端口列表a,b,c,d,f*/ input a,b,c,d,f;

//模块的输入端口为a,b,c,d output f;

//模块的输出端口为f wire a,b,c,d,f;

//定义信号的数据类型 aign f = ~((a&b)|(~(c&d)));//逻辑功能描述 endmodule

通过简单地Verilog程序学习，认识到Verilog程序的特点：

1、Verilog程序是由模块构成的，每个模块的内容都嵌在module和endmodule两个关键字之间，同时模块名必须与文件名相同；每个模块实现特定的功能。

2、每个模块首先要进行端口定义，并说明输入和输出口然后对模块的功能进行定义。

3、Verilog程序书写格式自由，一行可以写几个语句，一个语句也可以分成几行书写。

4、除了endmodule等少数关键字之外每个语句后必须有分号。

5、可以用/*„„*/和//„„对Verilog程序注释。好的源程序都应加上注释，以增强程序的可读性和可维护性。

每个