基于FPGA的简易数字频率计_基于fpga的数字频率计
基于FPGA的简易数字频率计由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“基于fpga的数字频率计”。
EDA 简易数字频计 设计性实验 2008112020327 ** 电子信息科学与技术
物电
电工电子中心2009年5月绘制
2008．6．10 湖北师范学院电工电子实验教学省级示范中心电子版实验报告
简易数字频率计设计
一．任务解析
通过对选择题的分析，认为该简易数字频率计应该能达到以下要求： 1． 准确测出所给的方波信号的频率（1HZ以上的信号）。2． 在显示环节上，应能实现高位清零功能。3． 另外还有一个总的清零按键。
二．方案论证
本实验中所做的频率计的原理图如上图所示。即在一个1HZ时钟信号的控制下，在每个时钟的上升沿将计数器的数据送到缓冲器中保存起来，再送数码管中显示出来。
第2页，共11页 湖北师范学院电工电子实验教学省级示范中心电子版实验报告
在本实验中，用到过几中不同的方案，主要是在1HZ时钟信号的选择和计数器清零环节上：
1． 在实验设计过程中，考滤到两种1HZ时钟信号其波形如下图所
对于上术的两种波形，可以调整各项参数来产生两种1HZ时钟信号。最后通过实验的验证发现第二种波形对于控制缓冲器获得数据和控制计数器清零更易实现。并且，用第二种波形做为时钟信号，可以在很短的高电平时间内对计数器清零，在低电平时间内让计数器计数，从面提高测量的精度。而用第一种波形则不易实现这个过程。
2．在计数器的清零过程中，也有两个方案，分别是能通过缓冲器反回一个清零信号，另一个是在时钟的控制下进行清零。最终通过实验发现，用时钟进行清零更易实现。因为如果用缓冲器反回一个清零信号，有一个清零信号归位问题，即当缓冲器反回一个低电平清零信号时，计数器实现清零，但不好控制让缓器冲的清零信号又回到高电平，否则计数器就一直处于清零状态面不能正常计数了。
三．实验步骤
通过上分析后，实验分为以下几步：
1．1HZ时钟信号的产生（产生该信号的模块如下）：
module ones(clk,clkout);input clk;output clkout;parameter parameter N=24000000;n=24;
第3页，共11页 湖北师范学院电工电子实验教学省级示范中心电子版实验报告
reg [n:0]cnt;reg clkout;
always @(posedge clk)begin if(cnt==N)else end endmodule begin cnt=0;
clkout=1;clkout=0;end
end begin cnt=cnt+1;最终产生的信号的波形：
2． 计数模块。其主要公能是在每个被测信号的上升沿自动加一，并且有一个清零信号的输入端，在1HZ时钟信号的高电平时间里进行清零。模块如下：
module count_99999999(sign,clr,b0,b1,b2,b3,b4,b5,b6,b7);input sign,clr;output [3:0]b0,b1,b2,b3,b4,b5,b6,b7;reg [3:0]b0,b1,b2,b3,b4,b5,b6,b7;always @(posedge sign or posedge clr)
if(clr)begin b0=0;b1=0;b2=0;b3=0;b4=0;b5=0;b6=0;b7=0;end else begin if(b0
第4页，共11页 湖北师范学院电工电子实验教学省级示范中心电子版实验报告
b1=b1+1;else begin b1=0;if(b2
b2=0;
if(b3
b3=b3+1;
else begin
b3=0;
if(b4
b4=b4+1;
else begin
b4=0;
if(b5
b5=b5+1;
else begin
b5=0;
if(b6
b6=b6+1;
else begin
b6=0;
if(b7
b7=b7+1;
else b7=0;
第5页，共11页
湖北师范学院电工电子实验教学省级示范中心电子版实验报告
end
end
end
end
end
end end
end endmodule 如果要访真该模块，要设定较长的访真时间，故在此不进行软件访真，只在实验箱上进行实验。
3． 数据缓冲模块。在每个秒级门控信号的上升沿接收计数器的数据，并送到驱动八个数码管的显示模块里。
module fre_count(clk,clr,b0,b1,b2,b3,b4,b5,b6,b7,a0,a1,a2,a3,a4,a5,a6,a7);input clk,clr;input [3:0]b0,b1,b2,b3,b4,b5,b6,b7;output [3:0]a0,a1,a2,a3,a4,a5,a6,a7;reg clro;reg [3:0]a0,a1,a2,a3,a4,a5,a6,a7;always @(posedge clk or negedge clr)//clk应该为1HZ的信号// begin if(!clr)
begin
a0
第6页，共11页 湖北师范学院电工电子实验教学省级示范中心电子版实验报告
end begin a0
4.编写控制高位清零的模块，利用在扫描模块中控制SEL的值来实现高位清零。即先从高位开始判断，当只有个位有数据时，SEL只能等于0，当只有个位和十位有数据时，SEL要小于1，依此类推，实现高位清零功能。module scan(clk,a1,a2,a3,a4,a5,a6,a7,sel);input clk;input [3:0]a1,a2,a3,a4,a5,a6,a7;output [2:0]sel;reg [2:0]sel;always @(posedge clk)if({a1,a2,a3,a4,a5,a6,a7}==0000000)sel=0;else if({a2,a3,a4,a5,a6,a7}==000000)if(sel
第7页，共11页 湖北师范学院电工电子实验教学省级示范中心电子版实验报告
else sel=0;else if({a5,a6,a7}==000)if(sel
6.所有模块都写完后，就是写顶层文件。
module top(clk,clr,sig_in,a,b,c,d,e,f,g,dp,sel);input clk,clr,sig_in;output [2:0]sel;output a,b,c,d,e,f,g,dp;
wire clk1,clk2,clk3;wire [2:0]sel_sign;wire [3:0] QA,QB,QC,QD,QE,QF,QG,QH;wire [3:0] b0_o,b1_o,b2_o,b3_o,b4_o,b5_o,b6_o,b7_o;wire [3:0] org_data;
第8页，共11页 湖北师范学院电工电子实验教学省级示范中心电子版实验报告
aign sel=sel_sign;aign clk3=clk;
fre_count frequence(.clk(clk2),.clr(clr),.b0(b0_o),.b1(b1_o),.b2(b2_o),.b3(b3_o),.b4(b4_o),.b5(b5_o),.b6(b6_o),.b7(b7_o),.a0(QA),.a1(QB),count_99999999 mycounter(.sign(sig_in),.clr(clk2),.b0(b0_o),.b1(b1_o),.a2(QC),.a3(QD),.a4(QE),.a5(QF),.a6(QG),.a7(QH));.b2(b2_o),.b3(b3_o),.b4(b4_o),.b5(b5_o),.b6(b6_o),.b7(b7_o));
clk_div clksource(.clk(clk3),.clko1(clk1));
ones ones_con(.clk(clk3),.clkout(clk2));scan myscan(.clk(clk1),.a1(QB),.a2(QC),.a3(QD),.a4(QE),.a5(QF),.a6(QG),.a7(QF),.sel(sel_sign));mux81 mymux81(.sel(sel_sign),.a(QA),.b(QB),.c(QC),.d(QD),.e(QE),.f(QF),.g(QG),.h(QH),.out(org_data));
第9页，共11页 湖北师范学院电工电子实验教学省级示范中心电子版实验报告
decode3_8 decode(.org(org_data),.a(a),.b(b),.c(c),.d(d),.e(e),.f(f),.g(g),.dp(dp));
endmodule
7． 写完了全部代码后，就是器件选择，分配引脚，下载程序，最后在实验箱上进行实验。
在实验的验证过程中，用到了DDS函数信号发生器，从其TTL输出端输出各种不同频率的方波信号，接入接简易频率计的被测信号输入端，在八个数码管上显示出相应的测量结果。
四．结果分析
在上述实验过程中，我们选取了若干组不同的TTL输出进行测量，发现当被测信号的频率不小于1HZ时，简易频率计可以精确的测出被测信号的频率。但是，当被测信号小于1HZ时，显示的测量结果在0和1之间跳动，不稳定。分析简易频率计的结构可知，在如下图所示波形关系中，当被测信号的频率小于1HZ时，在秒级门控信号的一个周期内，计数器要么能计数一次，要么计数零次，因而不能准确的测出被测信号的频率。
五．经验总结
1.本实验中的频率计由于其在结构上存在缺限，因而在测量小于1HZ的信号时，会有较大的误码差，在测量频率大于1HZ信号时，也可能存1HZ误差，其原因在于如果在一个秒级门控信号的周期内，被测信号的上升沿的个数正好
第10页，共11页 湖北师范学院电工电子实验教学省级示范中心电子版实验报告
和其周数相同，则测量结果是准确的，如果上升沿的个数比周期数多一，则测量结果比实际值大一。
2.提高测量精度的另一个关键地方在所产生的秒级门控信号的精度。只有所产生的秒级门控信号的低电平时间长度为严格的一秒时，测量结果才会更精确。由于实验箱上所使用的晶振不是严格等于24MHZ，因而可用示波器测出晶振的准确频率后，再在parameter
N=24000000;语句中改变N的值。也可以在实验中逐渐调整N的值，直到测量结果最精确为止。最终我们的实验中，N的值取的是24000351。
3.对于高位清零功能的加入，正是仪器设计人性化的一个体现。如果没有这个功能，再未显示数据的数码管也一直处于工作状态，一则是对资源的乱费，二则是会减少器件的使用寿命。
第11页，共11页
