《数字逻辑》复习重点和范围()OK_数字逻辑复习题要点
《数字逻辑》复习重点和范围()OK由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“数字逻辑复习题要点”。
《数字逻辑》复习重点和范围
说明：
1．复习方法
请参照课件和教材，认真、系统复习所学内容，重点掌握一些基本概念、公式和定理；数制的表示和转换方法，原码、反码和补码的表示方法，补码的加法、减法运算；逻辑函数的不同表示方法，逻辑代数的基本公式、常用公式和重要定理，逻辑函数的公式简化法；Verilog HDL的词法和常用语句；构成门电路的基本元件（二极管、三极管）的稳态开关特性，常用门电路的功能、外部特性和主要参数；常用组合逻辑电路的电路结构和逻辑功能，组合逻辑电路的分析方法和设计方法；触发器的电路结构、工作原理、功能及约束条件，设计方法；时序逻辑电路的特点、描述方法、分析方法和设计方法；半导体存储器的工作原理和扩展存储容量的方法；PLD的基本结构和设计方法。
一定要弄懂每章作业与习题答案中的每一道题，并能够自己独立（脱离教材与课件）、熟练完成。
2．课程目标
通过本课程的学习，应熟练掌握数字逻辑的基本理论（数制、编码、逻辑代数等），熟悉数字逻辑电路基本器件（数字集成电路和可编程逻辑器件）的电路结构、功能和使用方法，熟练掌握数字逻辑电路的分析方法和基于Verilog HDL的设计方法。
3．考试题型
填空题、单选题、简答与计算题、分析与设计题。题量较大，请同学一定认真对待、认真复习！确保做题的速度和质量。
凡在课件中注明“了解即可”或“自学”的内容不进行考核。预祝同学们期末考试取得好成绩！
第1章数制与编码
1．重点
数制的表示方法 十进制转换为N进制的转换方法、二进制与八进制或十六进制的相互转换 原码、反码和补码的表示方法，补码的加法运算和减法运算 十进制数的二进制编码
2．范围
1.2数制及其转换
1.2.1数制
1.2.2数制之间的转换
1.2.3二进制算术运算
1.3编码
1.3.1带符号的二进制数的编码
1.3.3二-十进制编码
第2章逻辑代数和硬件描述语言基础
1．重点
逻辑函数的表示方法（由真值表推导出逻辑函数表达式的最小项推导法和最大项推导法）
逻辑代数基本公式、基本定理和常用公式
逻辑函数的标准表达式
逻辑函数的公式简化法（“与或”表达式的化简）
Verilog HDL的词法
Verilog HDL的常用语句（如aign语句、if_else语句、case语句，always块语句的正确使用，任务和函数的用法）
2．范围
2.1逻辑代数基本概念
2.1.2基本逻辑和复合逻辑
2.1.3逻辑函数的表示方法
2.2逻辑代数的运算法则
2.2.1逻辑代数的基本公式
2.2.2逻辑代数的基本定理
2.2.3逻辑代数的常用公式
2.3逻辑函数的表达式
2.3.1逻辑函数的常用表达式
2.3.2逻辑函数的标准表达式
2.4逻辑函数的公式简化法
2.4.2逻辑函数的公式简化法
2.5Verilog HDL基础
2.5.2Verilog HDL的词法
2.5.3Verilog HDL常用语句（赋值语句、条件语句、always块语句，任务和函数）
2.5.4不同抽象级别的Verilog HDL模型
第3章门电路
1．重点
常用逻辑门电路的功能 晶体二极管的稳态开关特性 晶体三极管的稳态开关特性 TTL与非门的外部特性（主要是电压传输特性、输出特性）、主要参数 TTL其他类型门电路（OC门、TS门）MOS门逻辑表达式推导方法 能够使用Verilog HDL设计门电路
2．范围
3.2晶体二极管和三极管的开关特性
3.2.1常用半导体器件（主要是一些基本概念）
3.2.2晶体二极管的开关特性（主要是稳态开关特性）
3.2.3晶体三极管的开关特性（主要是稳态开关特性）
3.4TTL集成门
3.4.1TTL集成与非门
3.4.2TTL与非门的电气特性
3.4.3TTL与非门的主要参数
3.4.4TTL其他类型门电路（主要是OC门、TS门）
3.5MOS集成门
补充—MOS门逻辑表达式推导方法
补充—各种集成门电路性能比较
3.6基于Verilog HDL的门电路设计
第5章组合逻辑电路
1．重点
组合逻辑电路与时序逻辑电路的特点
组合逻辑电路的分析方法
根据给定的某逻辑电路，能够推导出其逻辑函数表达式；利用公式法进行化简，得到最简表达式；并写出真值表；通过分析真值表确定其逻辑功能。
组合逻辑电路的自动设计方法
方法一：最简单的方法是根据电路的逻辑功能，直接用Verilog HDL的行为描述方式编写源程序。适于具有优先级逻辑的电路（例如优先编码器）或根据不同的条件（一般为使能信号）执行不同的操作的电路（例如译码器、数值比较器等），常用if语句描述；也适于逻辑功能比较简单、输出信号单一的电路（如加法器、伪码检验电路、某判别电路），直接用aign语句描述。
方法二：根据电路的逻辑功能，列出真值表；然后直接用HDL描述逻辑功能（如case
语句）。适于对同一组控制信号取不同的值时，输出取不同的值，例如奇偶校验器。
方法三：根据电路的逻辑功能，列出真值表；然后根据真值表写出逻辑函数的标准表达式，再用HDL描述逻辑功能（如用aign语句）。适于逻辑函数表达式比较容易写出的电路。
方法四：根据电路的逻辑功能，列出真值表；然后根据真值表写出逻辑函数的标准表达式；再根据逻辑函数表达式画出逻辑图。适于逻辑图比较简单的电路。
常用组合逻辑电路的电路结构和逻辑功能（加法器、编码器、译码器、数据选择器、数值比较器、奇偶校验器等）
译码器的应用，数据选择器的应用
基于Verilog HDL的组合逻辑电路设计方法（上述方法一~方法三）
2．范围
5.1概述
5.1.1组合逻辑电路的结构和特点
5.1.2组合逻辑电路的分析方法
5.1.3组合逻辑电路的设计方法
5.2常用组合逻辑电路及其设计方法
5.2.1算术运算电路
5.2.2编码器
5.2.3译码器
5.2.4数据选择器
5.2.5数值比较器
5.2.6奇偶校验器
第6章触发器
1．重点
触发器的特点和分类
基本RS触发器、钟控触发器、边沿触发器的逻辑功能及描述方法
基于Verilog HDL的触发器设计方法
2．范围
6.1概述
6.1.2触发器的特点
6.2基本RS触发器
6.2.1由与非门构成的基本RS触发器
6.2.2由或非门构成的基本RS触发器
6.3钟控触发器
6.3.1钟控RS触发器
6.3.2钟控D型触发器
6.3.3钟控JK触发器
6.3.4钟控T触发器
6.3.5钟控T’触发器
6.4集成触发器
6.4.2边沿JK触发器
6.5触发器之间的转换
6.5.1用JK触发器转换
6.5.2用D触发器转换
第7章时序逻辑电路
1．重点
时序逻辑电路的描述方法
同步时序逻辑电路和异步时序逻辑电路的分析方法（一定要掌握）
Setp1：根据电路结构写出各触发器的驱动方程和输出方程，若为异步时序电路，需再写出时钟方程；
Setp2：求状态方程（即将各个触发器的驱动方程代入相应的特性方程，并化简）； Setp3：将输入变量和触发器初态的各种取值组合，代入状态方程和输出方程，计算出各级触发器的次态值和电路的输出值，得到状态转换表；
Setp4：画状态转换图或时序图；
Setp5：描述电路功能。当存在非工作状态时，也需要检查能否自启动。 有限状态机FSM的HDL设计方法
常用时序逻辑电路的工作原理、逻辑功能及使用方法
基于Verilog HDL的时序逻辑电路设计方法
2．范围
7.1概述
7.1.1时序逻辑电路的描述方法
7.1.2时序逻辑电路功能的分析方法
7.2有限状态机
7.2.1有限状态机概述
7.2.2Moore型有限状态机
7.3数码寄存器和移位寄存器
7.3.1数码寄存器
7.3.2移位寄存器
7.3.3集成移位寄存器
7.4计数器
7.4.1同步计数器
7.4.2异步计数器
7.4.3集成计数器（集成计数器实现M进制计数）
7.5基于Verilog HDL的时序逻辑电路设计
7.5.1数码寄存器的设计
7.5.2移位寄存器的设计
7.5.3计数器的设计
7.5.4顺序脉冲发生器的设计
第8章程序逻辑电路
1．重点
半导体存储器的工作原理
扩展存储容量的方法
RAM或ROM的扩展：如单片存储器芯片输出数据的位数不够，需进行位扩展；如单片存储器芯片的字数不够，需进行字扩展；如存储器芯片的位数和字数都不够用，则需同时进行位和字的扩展。
基于Verilog HDL的存储器设计方法
2．范围
8.1概述
8.1.1程序逻辑电路的结构及特点
8.1.2半导体存储器的结构
8.1.3半导体存储器的分类
8.2随机存储器
8.2.1静态随机存储器SRAM（“工作原理的分析”不要求）
8.2.2动态随机存储器DRAM（“工作原理的分析”不要求）
8.2.3RAM典型芯片
8.2.4RAM芯片扩展（重点掌握）
8.3只读存储器
8.3.1ROM的结构（几种ROM的“工作原理的分析”不要求）
8.3.2ROM的扩展（与RAM扩展相同）
8.3.3ROM的应用（ROM实现任意组合逻辑函数的设计方法）
8.4基于Verilog HDL的存储器设计
8.4.1RAM的HDL设计
8.4.2ROM的HDL设计
第9章可编辑逻辑器件
1．重点
阵列型PLD和单元型PLD的基本结构和特点
主要是一些基本概念
2．范围
9.1PLD的基本原理
9.1.1可编程逻辑器件的分类
9.1.2阵列型PLD
9.1.3现场可编程门阵列FPGA
9.1.4基于查找表的结构
9.2PLD的设计技术
9.2.1PLD 的设计方法
9.2.3在系统可编程技术（主要是定义）
9.2.4边界扫描技术（主要定义）
