常见的硬件笔试面试题目1_硬件测试面试常见问题

常见的硬件笔试面试题目1由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“硬件测试面试常见问题”。

建立时间(Setup Time)和保持时间（Hold time），常见的硬件笔试面试题目1。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。见图1。

如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。

如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。

图1 建立时间和保持时间示意图

2什么是竞争与冒险现象？怎样判断？如何消除？

在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。

产生毛刺叫冒险。

如果布尔式中有相反的信号则可能产生竞争和冒险现象。

解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。

3用D触发器实现2倍分频的逻辑电路？

Verilog描述：

module divide2(clk , clk_o, reset);

inputclk , reset;

outputclk_o;

wire in;

reg out;

always @(posedge clk or posedge reset)

if(reset)

out

else

out

aign in = ~out;

aign clk_o = out;

endmodule

图形描述：

4什么是“线与”逻辑，要实现它，在硬件特性上有什么具体要求？

线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。

同时在输出端口应加一个上拉电阻，自我介绍《常见的硬件笔试面试题目1》。

5什么是同步逻辑和异步逻辑？

同步逻辑是时钟之间有固定的因果关系。

异步逻辑是各时钟之间没有固定的因果关系。

6请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。

7你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？

12，5，3.3TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。可编程逻辑器件在现代电子设计中越来越重要，请问：你所知道的可编程逻辑器件有哪些？

pAL，pLD，CpLD，FpGA。

9试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。

module dff8(clk , reset, d, q);

inputclk;

inputreset;

input d;

output q;

reg q;

always @(posedge clk or posedge reset)

if(reset)

q

else

q

endmodule

10设想你将设计完成一个电子电路方案。请简述用EDA软件（如pROTEL）进行设计（包

括原理图和pCB图）到调试出样机的整个过程。在各环节应注意哪些问题？

电源的稳定上，电容的选取上，以及布局的大小。用逻辑门和cmos电路实现ab+cd用一个二选一mux和一个inv实现异或给了reg的setup,hold时间，求中间组合逻辑的delay范围。

Delay

如何解决亚稳态

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。15 用verilog/vhdl写一个fifo控制器