清华大学微电子超大规模CAD期末考题解读_清华大学微电子所

2020-02-28 其他范文下载本文

清华大学微电子超大规模CAD期末考题解读由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“清华大学微电子所”。

发信人: cloudyghost(甘蔗马蹄糖水), 信区: Pretest 标题: 2005.1.3 VLSI CAD(张文俊)发信站: 自由空间(Mon Jan 3 10:22:42 2005), 站内

总体难度:very easy

but some little tricks

两道经典题：锐积法求质蕴含体&编排级数下一时间时轮法

画图：8个clk的图，全是always @语句

改错：阴险啊……

写verilog程序：用case实现4选1多路选择器

画逻辑电路图并化简：见上文……最后结果貌似是f=0

发信人: junior(耗子没想好用什么昵称呢), 信区: Pretest 标题: Re: 2005.1.3 VLSI CAD(张文俊)发信站: BBS 自由空间站(Mon Jan 3 17:52:19 2005), 站内

多郁闷的题目呀:(本科阶段最后一门考试，回忆并且庆祝一下我的是B卷

1、画波形的，就是clk 印象中： initial begin clk=0;clk2=0;clk3=0;clk4=0;clk5=0;clk6=0;clk7=0;clk8=0;end

always #8 clk=~clk;always @(clk | clk4)clk6=~clk6;always @(clk or clk4)clk7=~clk7;always #2 repeat #8 clk5=~clk5;always wait(clk)#3 clk4=~clk4;always @(clk)clk3

……忘记了，大概是这个样子，延迟的时间都是印象中的，具体的忘记了，要注意延迟的所有的用法

2、改错

很郁闷，完全不明白,也忘得差不多了是关于调用的出现了

operation = e1.state_0;somefunc e1(temp , x,operation);

(state_0是somefunc中的一个参数，用parameter state_0 0;这样定义的)

3、给出Con和Cdc，求全部的质蕴涵体集合，用锐积法

三输入单输出，我用卡诺图画出来Coff是111.1 和000.1（不知道我做得对不对）

而且印象中是求全部的质蕴涵体集合，不知道这个“全部”是不是很重要。

4、就是最后复习资料上最后的那个下一事件法，时轮法，编排技术法如果没记错完全就是那道题，没变化

5、写程序，用verilog写一个4选1多路选择器，输入有a,b,c,d,sel_0,sel_1 要求用到case语句。

6、化简电路图，上面有人说过了

记忆力太差了，都忘得差不多了，总之，祝大家好运了^_^

发信人: torlies(今天晚上要多玩), 信区: Pretest 标题: 算了，CAD还是发到这里吧

发信站: 自由空间(2003年12月28日21:56:28 星期天), 站内信件

那道JOKE题我就不贴了，免得下一届的DDMM不认真学习 :P 我是A卷，也许B卷略有不同

填空，交积和星积，大概4~5题，比讲义上的简单

七段译码器，给一个覆盖告诉你0011输入有错把---|---|---显示成---| |_|

问你错在哪里（多了一个什么，少了一个什么）并且修正这个覆盖让它能正常显示

门海法画板图

三输入与非门接一个非门

3输入单输出集合求质蕴含体给Con,Cdc，锐积法

给一个电路图，用编排级数，下一事件，时轮法表示

二极管伴随模型推导（书上的例子，少一个电流源）接着还是和书上一样，用鸡耳祸福定理写出3个节点的方程

发信人: rbc(木瓜木瓜....三缄其口), 信区: Pretest 标题: 微电CAD分数的分水岭(转载)发信站: 自由空间(2002年02月01日23:59:11 星期五), 站内信件

大家都还记得有一道画4输入或非门门海的题吧，那道题给了电路图。虽然很多人（比如偶:（）想当然的以为或非门的4个输入段是同等的，事实上电路图中画了接A输入的PMOS的源区接的是电源。如果没有注意这一点，就会被毫不留情的扣掉。00000000 1 0 0 1 0 0 1 0 0 分。1 0 0 1 0 0 1 00000000

就是这样，所以偶免不了酸酸的说一句其实79和89其实只有一步之遥：P

发信人: empyreal(闲闲*头疼砍头), 信区: Pretest 标题: 2002.1 CAD张文俊

发信站: 自由空间(2002年01月03日16:50:47 星期四), 站内信件

A-1.填空，三道交积三道星积，全是讲义上的A-2 关于七段译码器，只需要知道概念给你一个覆盖C 告诉你0010输入有错

问你错在哪里并且修正这个覆盖让它能正常显示

A-3 门海法画板图

四输入或非门接一个非门给电路图

A-4 3输入单输出集合求质蕴含体给Con,Cdc,不规定方法

A-5 半加器的vhdl实现只要写entity architecture 要求用行为级描述

A-6 编排级数，下一事件，时轮法与上课例题差不多只少一根线

A-7 mos管的伴随模型接入一个电路问Vgs=0时的简化电路求Vds表达式并说明如何迭代

发信人: Nullgate(空门大师), 信区: Pretest 标题: VLSI CAD 发信站: 自由空间(Tue Jan 9 16:56:09 2001), 转信

1.画单层金属的门阵列3输入或非门；

2.编排级数、下一事件、时轮法（不要担心不认识门，张文俊会告诉你）； 3.伴随法列一个二极管的方程（比书上还简单）； 4.求覆盖；

5.写vhdl实现四选一； 6.用星积求质蕴涵体。

发信人: ogre(营养饼), 信区: Pretest 标题: Re: VLSI_CAD 试题（V5，1999年6月）发信站: FreeE&E(Wed Jun 30 21:38:34 1999), 转信

任课教师：张文俊。

声明一点，此门课的考试题中，电路图特别多，而BBS又无法画出，只好将考试重点贴与此，希望对V6的同学有所帮助。

试卷类型：B

1.用门海法画一个三输入或门的结构图，要求必须考虑“电源连接”

和“虚假晶体管效应”。

2.对卷子上的一个MOS电路（极其简单），先画出MOS的直流伴随模型，然后画整个电路的图，最后用迭代法写出求某出电压的公式。3.对给出的多维体，求交、星积。（比较易，跟上课讲的例子很象）4.VHDL，只考一些极其极其简单的东西，有： 1.对entity、architecture 的理解。2.划出一个VHDL程序中的关键字。3.填出结束“entity、architecture”的语句。4.画出信号赋值的波性。（用的是惯性延迟）

5.对题目给出的Con,Cdc，算出质蕴涵体。（用星积法）

6.（最难的一题）一个七段数码管，给出了一个覆盖，但是这个覆盖有错误，使得输出不对。让你判断是在什么地方出了错，并改正之。

读书的好处

1、行万里路，读万卷书。

2、书山有路勤为径，学海无涯苦作舟。

3、读书破万卷，下笔如有神。

4、我所学到的任何有价值的知识都是由自学中得来的。——达尔文

5、少壮不努力，老大徒悲伤。

6、黑发不知勤学早，白首方悔读书迟。——颜真卿

7、宝剑锋从磨砺出，梅花香自苦寒来。

8、读书要三到：心到、眼到、口到

9、玉不琢、不成器，人不学、不知义。