数字逻辑数字抢答器_抢答器格式数字逻辑
数字逻辑数字抢答器由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“抢答器格式数字逻辑”。
《数字逻辑》课程设计
实验报告
学号：
姓名：
班级：
指导老师：
一、简要说明
在进行智力竞赛抢答时，需要参赛者分成若干组进行抢答，究竟是谁先谁后单凭主持人的眼睛是很难判断的；在提问或回答时，往往都要有时间限制；另外，犯规要发出一种特殊的信号，以便主持人看得清、听得到。要完成上述功能，需要一种“抢答器”。
二、任务和要求
1、设计要求
（1）抢答开始后，抢答器能准确地判断出抢先者。并发出声光报警，3秒后自动熄灭。（2）抢答器具有互锁功能，某组抢答后能自动封锁其他各组的抢答信号。
（3）抢答具有限时功能。显示档次分别为5s、10s、15s，时间到时发出声响，同时，时间要用数码管显示出来。
（4）抢答者犯规或违章（主持人未说“开始抢答”时，参赛者抢先按钮）时，应自动发出警告信号，以指示灯闪为标志。（5）系统应具有一个总复位开关。
2、采用的器件：
74273，74160，74244，7446，相应的门器件；软件：maxplus2。
三、设计思想、1、电路结构
根据总体设计方案，将智力竞赛抢答器划分成四个子系统和一个控制器。输入子系统由抢答键和锁存电路组成；时间显示子系统由计时电路、动态扫描译码电路和LED数码管组成；席位指示子系统由席位灯驱动电路、发光二极管组成；时钟子系统由时钟信号源、分频器组成；控制器由启动键、启动电路、判断电路和复位电路组成。
2、输入、输出信号特征
智力竞赛抢答器的输入信号是由启动键和抢答键产生。启动键和抢答键可产生短暂的单步脉冲信号。输出信号是席位指示灯驱动信号和LED数码管驱动信号。前者高点平有效，后者低电平有效。
3、主要技术性能指标（1）选手席位数量：8个
（2）席位指示灯：LED发光二极管。正常抢答时灯亮，犯规抢答时灯闪。（3）强大时间范围：0s~30s（4）时间显示方式：LED数码管，两位，共阴极，动态扫描。（5）抢答速度识别时间：1/1000s（6）按键锁定方式：自动（7）复位方式：自动，延迟时间为9s
四、设计步骤：
1、启动电路：
启动电路由D触发器和与门组成。主持人按下启动键时，从START端输入一个脉冲，D触发器被置成1状态，即Q=1，表示选手可以抢答，同时计时电路开始计数，若主持人未按下启动键就有选手抢答，F=1，表示抢答犯规，经反相后时候使S=0，启动电路处于保持状态，再按启动键无效。/CLRN为清零端，与复位电路输出端/END9连接，低电平有效。电路图如下所示：
2、锁存电路：
由74273和与门组成。D1~D8与抢答键电路输出端连接，输出端Q1~Q8与席位灯驱动电路连接。S连接判断电路输出端/OFF。没有抢答，OFF=1，S=1，74273工作在置数状态。D1~D8对应的有一个为1，在CLK作用下，被置入触发器。OFF=0，74273处于保持状态。时钟信号频率为1HZ，抢答速度识别为1/1000。低电平有效。电路图如下：
3、判断电路：
判断电路由若干个门电路组成。输出端D1~D8与锁存电路端输出端Q1~Q8连接。使能端S连接启动电路输出端Q。Q=1时，S=Q=1.若D1~D8中有1状态，则T=1，F=0，表示被锁存的信号是抢答信号。T=1，计时电路停止计数；Q=0时，S=0，若D1~D8中有1状态，则T=0，F=1，表示被锁存的信号是犯规信号。T=1或F=1输出端/OFF状态均为0，使锁存电路处于保持状态，而此时复位电路则为计数状态。电路图如下：
4、席位驱动电路：
由若干与门和或门组成。A1~A8与锁存电路Q1~Q8相连。L1~L8与8个二极管连 接。CLK接入1HZ的时钟信号。T=1,S1=1, A1~A8中有一个输入为1，对应的输出状态也是1，发光二极管亮；F=1，S2=1，状态为1的输入端所对应的输出端输出1HZ的时钟信号，发光二极管闪烁。电路图如下：
5、计时电路：
两片74160连接成一个同步三十进制加法计数器，输出端与动态扫描译码电路连接。使能端S,STOP和/CLRN分别连接启动电路输出端Q、判断电路输出端T和复位电路输出端/END9。按下启动键时，Q=1，T=0，/END9=1，则S=Q=1，STOP=T=0，/CLRN=/END9=1，电路处于计数状态，对CLK端输入的1HZ 时钟信号进行计数，Q6~Q1端依次输出000000（00）~110000（30）。计数到110000（30s）时，END30端状态由0跳变为1，电路进入保持状态，同时启动复位电路。若在计数过程中有选手抢答，则T=1，STOP=T=1，计时电路停止计数，进入保持状态。/CLRN为清零端，与复位电路输出端/END9连接，低电平有效。电路图如下所示：
6、动态扫描译码电路：
由74244和DEL(自定义)组成，输入端D1~D 6与计时电路输出端Q6~Q1连接，输出端QA~QG与两个七段LED数码管阴极连接，E1、E2分别与秒个位和秒十位数码管的阳极连接。74244输出由CLk输入的1HZ时钟信号控制，低电平输出高4位数据，高电平输出低4位数据，并经DEL进行译码，驱动两个数码管显示00~30s。
DEL代码： SUBDESIGN del(num[3..0]:INPUT;a,b,c,d,e,f,g:OUTPUT;)BEGIN TABLE num[3..0]=>a,b,c,d,e,f,g;
H“0”=>1,1,1,1,1,1,0;H“1”=>0,1,1,0,0,0,0;H“2”=>1,1,0,1,1,0,1;H“3”=>1,1,1,1,0,0,1;H“4”=>0,1,1,0,0,1,1;H“5”=>1,0,1,1,0,1,1;H“6”=>1,0,1,1,1,1,1;H“7”=>1,1,1,0,0,0,0;H“8”=>1,1,1,1,1,1,1;H“9”=>1,1,1,1,0,1,1;H“A”=>1,1,1,0,1,1,1;H“B”=>0,0,1,1,1,1,1;H“C”=>1,0,0,1,1,1,0;H“D”=>0,1,1,1,1,0,1;H“E”=>1,0,0,1,1,1,1;H“F”=>1,0,0,0,1,1,1;END TABLE;END;电路图如下：
7、复位电路：
74160接成一个同步九进制加法计数器。电路的工作状态由判断电路输出端输出端T,F和计时电路输出端END9控制。这三个输出端的状态只要有一个为1，使/CLRN=1，电路对CLK 端输入的1HZ时钟信号计数。第九个脉冲到达时，输出端/END9状态由1变为0，用其将启动电路、锁存电路和计时电路复位。若T,F和END9的状态全为0，/CLRN=0，电路复位，不工作。电路图如下所示：
8、分频器：
通过分频器将频率分为1HZ和1KHZ。利用代码来写。module fdiv(clk,clk1khz,clk1hz);input clk;output clk1khz,clk1hz;reg clk1khz,clk1hz;integer cnt1;integer cnt2;always @(posedge clk)begin //if(ct1
9、总电路图：
五、模拟结果及分析：
1、模拟结果：
2、电路工作原理：
主持人按下启动键后，启动电路输出信号Q为高电平，计时电路开始对1HZ时钟信号进行计数，经过译码后显示计时时间（00s~30s）。当某选手按下抢答键时（高电平有效），该信号被锁存电路保存起来，并经过席位灯驱动电路输出高电平，对应的发光二极管亮，表示正常抢答。同时，判断电路输出信号T为高电平，使计时电路停止计数，锁存电路处于保持状态，其他各组选手再按键无效。若没有选手按下抢答键，计时到30s时，计时自动停止，输出信号END30为高电平；如果启动键未按下，某选手就按下抢答键，锁存电路将该信号保存，并经过席位灯驱动电路输出1HZ时钟信号，对应的发光二极管闪烁，表示抢答犯规，同时判断电路输出信号F为高电平，使锁存电路、启动电路处于保持状态，再按抢答键、启动键无效。
复位电路工作状态由判断电路和计时电路控制。当输出信号T，F或END30有一个为高电平时，电路处于计时状态，经过9s延时，/END9端输出一个低电平信号，将启动电路、锁存电路和计时电路复位。分频器可将时钟信号源输出的高频率时钟信号分频为1HZ和1KHZ时钟信号，1HZ时钟信号用于计时和席位闪烁，1KHZ时钟信号用于动态扫描译码控制和抢答速度识别。
六、心得体会：
数字抢答器是我们第一次接触计算机硬件自己设计的数字系统，将理论应用到实践中，经历了从茫然到查阅资料最终豁然开朗的过程。
抢答器主要包括了74160，74244，自定义的分频器以及del和门器件组成，考虑了 在抢答过程中遵守规则或者犯规，而且当有选手答题时，再抢答则对应的灯就不会亮。
我觉得做课程设计一定要细心，认真，有耐心，有恒心。不放过任何一个细节，电路图做到分毫不差才能仿真出想要的结果！
经过此次课程设计，对本门课有了进一步的了解，对MAX+plus软件的使用有了更好的认识，更好的锻炼了动手能力，更好的了解了EDA-V实验箱的功能。相信这对我们以后的学习生活都有很大的帮助。
一、摘 要：数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体......
数字逻辑复习一．选择题1．将逻辑表达式“ ”化简为逻辑表达式“A”，需使用公式化简法中的（）。A、并项法B、吸收法C、消去法D、配项消去法2．逻辑代数中的三种最基本的逻辑运算是（）。A......
智力竞赛抢答器一、本次课程设计目的1．结合所学的数字电路的理论知识来完成数字电路课程设计。2．在数字电路的课程设计中，熟悉数字电路的逻辑设计过程以及集成电路的使用。3．学......
第1章数制与编码（3学时）目标：熟练掌握计算机中几个常用的数制（十、二、八、十六进制）的特点、表示形式和相互转换的方法。熟练掌握3种机器数（原码、反码和补码）的表示形式、性质和......
数字逻辑教学大纲课程主任：执笔人： 吕强开课单位：信息工程学院编写日期： 2008-2课程编码：课程中文名称: 数字逻辑课程英文名称: Digital Logic课程类别：专业基础课开课对象： 软件工......
