数字逻辑课程设计数字钟_数字逻辑之数字钟设计
数字逻辑课程设计数字钟由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“数字逻辑之数字钟设计”。
安徽工业大学
《数字逻辑》课程报告
课程名称：数字钟
姓名: 专业班级: 指导教师:
2013/05/31
1.数字钟的组成及基本原理
图A 如图A所示，数字钟电路系统由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，即：能准确计时，以数字形式显示小时、分秒的时间；小时计时以“24进1”，分和秒的计时以“60进1”；具有校正时和分的功能。扩展电路完成数字钟的扩展功能。
1.1系统的工作原理：
振荡器产生稳定的高频脉冲信号，作为数字中的时间基准，然后经分频器输出标准秒脉冲。秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示，计时出现误差时可以进行校时、校分。各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。
2.各单元电路的基本原理
2.1振荡器电路
振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟的准确程度。一般来说，振荡器的频率越高，计时精度越高，但耗电量增大且分频级数多。一般有如下几种方案构成振荡器电路：
方案1：如图1-1所示为电子手表集成电路中的晶体振荡器电路，常取晶振的频
率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好可得
到1Hz的标准脉冲。该方案优点是走时准确及稳定，集成度高，所需芯
片少。方案2：由集成电路定时器555与RC组成的多谐振器，电路图如图1-2。输出频
率为1000Hz。该方案的优点是起振容易，振荡周期调节范围广，缺点是
频率稳定性差，精度低，所以在本实验中不宜使用。
方案3：由集成逻辑门与RC组成的对称式多谐振荡器，可以输出频率为1MHz的脉冲。该方案的优点是精度高，集成简单，所需元器件少。
由于此次设计所提供的芯片主要是74ls00且方案三精度较高，连线简单所以选用方案三。
2-1
2-2 2.2分频器电路
分频器的功能主要有两个：一是产生标准秒脉冲信号，二是提供功能扩展电路所需要的信号。选用中规模集成芯片74ls90可以完成上述功能，用6个级联即可以得到1Hz的脉冲，该方案原理简单，易于调试，且可以得到各种频率的脉冲，适合功能的扩展。因此此次设计选用该方案。
2.3计数器电路
分和秒都是模M=60的计数器，它们的个位都是十进制计数器，而十位则是六进制计数器。时计数器是一个“24翻1”的特殊进制计数器，即当数字钟的计时器运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒，实现日常生活中习惯用的计时规律。修改由于都不多于十进制，则可以用6个中规模集成电路计数器74ls90来实 现计数。该方案功能灵活，芯片统一便于调试与组装。
2.4校时校分电路
当数字钟接通电源或者计时出现误差时，均需要校正时间。对校时电路的要求是，在进行小时校正时不影响分和秒的计时，同理，在进行分校正时不影响时和秒的正常计数。其实现方法可以是将校时校分信号直接加到分、时计数器上，因此校时校分电路实际上是一个输入信号的转换开关。以下是几种方案：
方案1：简单的手动开关，如图1-4-1所示，正常工作时，s指向A，校时时只
需使s指向B。这种电路简单，但是开关的通断产生随机的机械抖动信
号，不易控制其稳定性。
方案2：如图1-4-2所示，用三个与非和一个可调电位实现信号的转换，当正常
工作时，电位器动滑头指向B，这时CP=C0；当需要校时，动滑头指向A，此时CP等于秒脉冲，两个电容可以滤去滑动中产生的干扰信号。
方案3：三个与非门和基本RS触发器。基本RS触发器可以完全消除开关的机械
抖动，是最佳的一种校时校分电路。
1-4-1
2-4-2
2.5扩展电路
随着技术的发展，这种具有基本功能的数字钟并不能满足人们的要求，所以通常要根据不同人的需要进行功能的扩展，下面按照人们常用到的数字钟功能提供了几种扩展电路方案:
方案1：仿广播电台整点报时电路。要求是：每当数字钟计时到整点（或快到整
点时）发出音响，通常按照4低音1高音的顺序发出间断声响，一最后
一声高音结束的时刻为整点时刻。
方案2：定时控制电路。定时控制电路可以使数字钟在规定的时刻发出信号，或
驱动音响电路进行“闹时”；或控制某装置电源的接通或断开实现定时控
制。具体电路图见图1-6-1 方案3：报整点时数电路。功能是：每当数字钟计时到整点时发出声响，且几点
响几声。实现这一功能的电路要经过三个阶段的工作：分进位脉冲到来
时小时计数器加1；报时计数器应记录此时的小时数；报时计数器开始
做减法计数，每减一个脉冲，音频电路鸣叫一声，直到计数器的值为零。
具体电路如图1-6-2。此方案较为复杂。
由于材料有限，本次设计选用接法较为简单但功能实用的方案1
2-6-1 闹时电路
2-6-2 报整点时数电路
3、具体电路及参数计算
3.1振荡器
选用由集成逻辑门与RC组成的时钟脉冲源振荡器，可以输出频率为1MHz的脉冲。具体方案电路如下图3-1
3-1 对称式多谐振荡器
3.2分频器
本设计采用6片74ls90级联成610分频电路得到1Hz频率脉冲，且可以得到用于扩展电路所需要的各种频率。具体接线图如下图2-2
3-2 分频电路
3.3时分秒计数器
选用6片74ls90来实现计数功能，其中分个位、秒个位及时个位是十进制，分十位和秒十位是六进制，时十位只能显示0、1、2三个数字。如图2-3-1。分计时和秒计时中当Q1、Q2全为1时，R01、R02均为高，计时器清零实现60进制。如图2-3-2，时计数中当十位Q1和个位Q2均为1时，十位个位上R01、R02 全为高，计时器清零实现24进制。
3-3-1 二十四进制计数器
3-3-2 六十进制计数器
3.4译码显示电路
本设计使用BS201和CD4511配套使用实现译码显示功能。下图为一个一码显示的配套电路，本次设计中需使用6套来显示我们所需要观察到的数字。
译码显示电路
3.5校时校分电路
本次设计采用方案3，用三个与非门和基本RS触发器来实现校分/时功能。其中基本RS触发器可以完全消除开关的机械抖动。具体电路如图3-5
3-5 校时校分电路
3.6整点报时电路
仿电台整点报时要求在快到整点时按4低音1高音的顺序发出间断声响，一最后一声高音结束的时刻为整点时刻。设4声低音（采用50HZ分别发生在59分51秒、53秒、55秒、57秒、59秒，它们的持续时间为1S。由此可见，分十位和个位的计数器的状态分别为秒十位计数器的状态为ABCDM2QQQQ=0101,ABCDM1QQQQ=1001，秒十位计数器的状态为ABCDS2 QQQQ=0101。秒个位计数器DS1Q的状态可用来控制500HZ和50HZ 的音频。表2-6-1列出了秒各位计数器的状态，由表可得只有当CM2AM2QQ=11，DM1AM1QQ=11,CS2AS2QQ=11及AS1Q=1时，音响电路才能工作。音响电路中采用射级输出端，推动8欧德蜂鸣器，三极管基极串接1K欧限流电阻，是为了防止电流过大损坏蜂鸣器，三极管选用高频功率管即可，本设计使用8085NPN型三极管，具有方向特性可以节约一个非门。整点报时的电路图如图3-6
3-6 整点报时电路
目录一． 设计目的„„„„„„„„„„„„„„„1 二． 实现功能„„„„„„„„„„„„„„„1 三． 制作过程„„„„„„„„„„„„„„„1 四． 原理框图„„„„„„„„......
ORG 0000H SJMP ONE ORG 0003H LJMP ELEVEN ORG 000BH LJMP NINE ORG 001BH LJMP TEN ONE:LED12 EQU 30H ;数码管12显示缓存 LED34 EQU 31H ;数码管34显示缓存 LED56 EQU 32......
南 昌 大 学数字电路与逻辑设计实验报告姓名：付容 学号：6100212236 学院：信息工程学院 班级：电气信息I类126班 实验名称：数字钟设计一、实验目的1、熟悉数字系统的分析和设计方法......
晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的脉冲，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电......
数字电子钟逻辑电路设计一、实验目的：1、掌握数字钟的设计方法；2、熟悉集成电路的使用方法。二、设计任务和要求：1、设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时......
