ADE7758三相电度表设计方案报告_智能水表电表设计方案

ADE7758三相电度表设计方案报告由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“智能水表电表设计方案”。

一、前端采集电路设计

1、电压采集电路

VDD5VR1110kΩ211C10.1µFU1A1GNDT134R310.0kΩR410.0kΩC20.1µFGND45U1B7LM224D611VEE-5VR2C30.1µF300ΩR51kΩ55%Key=ALM224D

电压采集电路，变压器选用南京择明的ZMPT101B电流型电压互感器，参数如下

其额定输入输出电流为2ma/2ma,通过电阻R1将电压值转化为电流值，进入互感器中，互感器的输出很定的电流，接入运放LM224中，第一个运放实现将电压转换为电压，第二个运放实现滤波的作用，R5和C进行相位补偿，如果通过软件补偿，则R5和C可以不接以简化电路

R1的确定

R1=Umax/I(I为互感器的额定电流，当输入电压小于100V时I选2mA，当大于100v为了降低电阻消耗，1ma

R2=Umax/I2、电流采样及调理电路

VDD5VGNDT1312114C10.1µFU1AR310.0kΩLM224DR410.0kΩC20.1µFGND611457U1BVEE-5VR2C30.1µF300ΩR51kΩ55%Key=ALM224D

电流采样电路采用南京择明的ZMCT10B,该互感器参数如下

最大有效电压的确定，最大有效电压由ADE7758的输入范围决定，ADE7758电流通路输入四对差分电压信号，电压输入的最大差分电压值为±0.5V，则电流采集电路的输出最大电压为0.5V，采样电阻R2的确定，R2=Umax/(Imax/2000), Imax为最大输入电流，R2的取值不能超过这个值，不然输出电压超过ADE7758的输入要求，通过滑动变阻器R5调节相移，进行相位补偿

二、ADE77758相关介绍及外围电路

1、ADE7758介绍

ADE7758是一款高精确度的三相电能计量芯片，带有两路脉冲输出功能和一 个串行接口，集成了6路16位二阶A．Y．ADC模数转换器，数字积分器，高性能 DSP，基准电路及温度传感器等电路，以及所有进行有功，无功和视在电能计量以 及有效值计量所需的信号处理元件，在1000：1动态范围内误差小于0．1％，提供有 功、无功及视在电能、电压、电流有效值及波形采样等数据：三相三线／三相四线 兼容。ADE7758为各相提供系统校准功能，包括有效值偏移校准、相位校准、功 率校准，DSP内部对无功电能进行了补偿。

ADE7758中具有波形采样寄存器，它可以对模数转换器的输出进行访问。该

器件集成了一个用于短时低电平和高电平变化的检测电路，变化的阈值电压和持 续时间(即半周期数)由用户编程决定。三相中的任～相的线电压过零检测与电

压过零点是同步的，过零检测的结果可用于测量三个电压输入中任意一个的周期，也可用于内部芯片的线循环电能累加模式。该模式使电能累加与半周期的整数倍 同步，以此实现更快更准确的校准。

2、电路设计及芯片个引脚定义

如上图所示，各引脚的具体使用方式如下

1．APCF：有功功率校正频率逻辑输出引脚。该引脚的输出主要用于校准和操作的目的。满刻度输出频率可以写入APCFNUM和APEFDEN寄存器中。本设计中的校准通过高精度信号发生器实现 2．1AP，IAN，IBP，IBN：ICP，ICN：电流通道模拟输入。这些输入是全差动电压输入，允许最大的差动输入信号为±O．5V，±0．25V，±0．125V(相对于UN端)，根据内部放大器的增益选择来设定输入电压的最大值。本设计中为了增加A／D转换精度和模拟抗干扰性，提高ADE7758模拟端口的信号幅值，故设定GAIN的放大倍数等于1，即输入电压最大值为0．5V，前端采样电路设计见第一节。前端采样电路的增益选择放大器的增益由PGA寄存器来设定。所有的输入引脚均能承受+6V的过电压而不会造成永久损坏，并具有静电释放保护电路。

3．VN，VCP，CBP，VAP：电压通道的模拟输入。这些输入是单端电压输入，选择最大信号电压为：±0．5V。(相对于UN端)。具体描述与电流通道的模拟输入相似。

4．VARCF：复功率校准频率逻辑输出。通过设置WAVMODE寄存器的VACF位来选择输出复功率或者视在功率。该输出用于电参数测量模块的校准。满刻度输出可以通过写入VARCFNUM和VARCFDEN寄存器的数值来调节。

5．IRQ：中断请求输出。低电平有效的开漏极逻辑输出端。可屏蔽的中断包括：有功能量寄存器和视在功率寄存器半满和波形采样速率达到26kSPS。具体中断设置请见4．1．3．2节。

6．CLKIN：芯片主时钟。最高为15MHZ，可以用一个外部时钟信号来提供时钟输入。考虑到ADE7758的运行效率，本设计采用了在CLKIN和CLKOUT端并联一个10M的晶振来提供时钟信号，接一个20PF的瓷片电容到振荡端。

7．DIN：串行接口的数据输入端。在串行口的时钟信号SCLK的下降沿输入数据。8．SCLK-串行时钟信号输入端。所有串行数据被该信号同步。该引脚具有施密特触发输入，以适应速度较慢的边沿变化时间。

9．DOUT：串行口的数据输出端。在SCLK信号的上升沿数据从该引脚传输出去。在没有数据的时候该引脚为高阻抗状态。为了避免外界电网通过电能计量电路对中央控制电路的干扰，本设计中电能计量电路与中央控制电路在电路印制板上设置了至少2cm的隔离间距。

三、MCU处理单元

1、时钟单元

2、存储器

3、Lcd显示