14二输入异或门电路的VHDL设计_vhdl基本逻辑电路设计

14二输入异或门电路的VHDL设计由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“vhdl基本逻辑电路设计”。

重庆科创职业学院授课方案（教案）课名：教师：

班级:

编写时间：

课题：

二输入异或门电路的VHDL设计

授课时数

教学目的及要求：

1.掌握二输入异或门的VHDL相关语法

2.熟悉用VHDL设计程序并进行软件和硬件设计

教学重点：

Proce语句的使用

教学难点：设计多种方法的实现

教学步骤及内容： 一.复习旧课 二.新课

1.VHDL理论知识讲解，proce 语句

2.设计任务：设计一个二输入异或门，a, b为数据输入端的端口名，3.设计过程：

（1）输入设计项目并将其设为当前项目

（2）在文本编辑窗中设计输入二输入异或门的VHDL代码 方法一： library ieee;use ieee.std_logic_1164.all;entity xor2 is

port(a,b:in std_logic;

y:out std_logic);end xor2;architecture xor2_1 of xor2 is

y为输出。

begin

y

旁批栏：

方法二： library ieee;use ieee.std_logic_1164.all;entity xor2 is

port(a,b:in std_logic;

y:out std_logic);end xor2;architecture xor2_2 of xor2 is begin

p: proce(a,b)

variable comb:std_logic_vector(1 downto 0);

begin

comb:= a & c;

case comb is

when “00” => y

when “01” => y

when “10” => y

when “11” => y

when others=> y

end case;

end proce p;end xor2_2;4.项目编译

选择目标器件。选择菜单命令Aign | Device，弹出Device对话框。选择对话框的Device Family下拉列表框中的目标器件(EPM7128SLC84-10)引脚指定，编译。5.项目时序仿真

创建波形文件—输入信号节点—设置仿真时间—编辑输入节点波形-运行仿真。6.引脚指定

指定输入输出对应的芯片的引脚，注意一些引脚不能用。选择菜单命令Aign | Pin/Location/Chip，将设计的二输入异或门与目标芯片(EPM7128SLC84-10)联系起来。

旁批栏：

7.程序下载

Max+PlusII-progeammer-JTAG-Multi-Device JTAG chain setup-Select Programming file –找到.pof 文件-add-OK 8.实验箱上现象的分析描述与验证。三.小结：

对学生在实验过程中遇到的问题进行分析，总结，做出合理的评价。四.作业

将程序输入到MAX+PLUS II软件进行相关操作，完成实验报告。

旁批栏：