智力竞赛抢答器逻辑电路设计_智力竞赛抢答电路设计

智力竞赛抢答器逻辑电路设计由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“智力竞赛抢答电路设计”。

课题二智力竞赛抢答器逻辑电路设计

设计任务和要求

用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下：

1.抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。

2.判别选组电路。能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。

3.计数、显示电路。每组有三位十进制计分显示电路，能进行加/减计分。

4.定时及音响。

必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声，并熄灭指示灯。抢答时，当抢答开始后，指示灯应闪亮。当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响。也可以驱动组别数字显示（用数码管显示）。回答问题的时间应可调整，分别为10s、20s、50s、60s或稍长些。

5． 主持人应有复位按钮。抢答和必答定时应有手动控制。