深圳大学计算机体系结构总结_深圳大学培训心得体会

深圳大学计算机体系结构总结由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“深圳大学培训心得体会”。

一，计算机系统结构导论

1.层次机构：按照计算机语言从低级到高级的次序，把计算机系统按功能划分成多级层次结构。这些层次依次为：微程序机器级，传统机器级，操作系统机器级，汇编语言机器级，高级语言机器级，应用语言机器级等。

2.翻译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序，然后再在这低一级机器上运行，实现程序的功能。

解释：对于高一级机器上的程序中的每一条语句或指令，都是转去执行低一级机器上的一段等效程序。执行完后，再去高一级机器取下一条语句或指令，再进行解释执行，如此反复，直到解释执行完整个程序。

解释比翻译花的时间多，存储空间占用少。

3.虚拟机：用软件实现的机器。以区别于由硬件或固件实现的实际机器。

4.计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。5.透明性：在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。

三种分类：Fllynn，冯氏，Handler。

6.计算机组成：计算机系统结构的逻辑实现，计算机实现：计算机组成的物理实现，一种体系结构可以有多种组成。一种组成可以有多种实现。

址。3寄存器寻址是指在指令的地址码部分直接给出操作数所在的寄存器编号。而所需的操作数就在这个寄存器中4.寄存器间接寻址，寄存器给的不是操作数而是操作数地址，可以用这一地址去读写存储器相关单元。

三．数据表示与指令系统设计 1.数据表示：是指能由机器硬件直接识别、可以被指令系统直接调用的数据类型。

数据结构:研究的是面向系统软件、应用领域所需要处理的各种数据类型，研究这些数据类型的逻辑结构和物理结构之间的关系，并给出相应的算法。数据表示是结构的组成元素，都是数据类型的子集。是硬软件交界面。

2.定点数：数据表示中小数点位置固定的数据，分为纯整数和纯小数.纯整数：最大数（Rm的n次-1）最小数（-Rm的n次）表数个数（Rm的n+1次）

纯小数：最大数（1-Rm的-n次）最小数（-Rm的-n次）表数个数（Rm的n+1次）。

3.浮点数

第一种：

单精度：A =(-1)S*2E-127 *1.F 双精度：A =(-1)S*2E-1023 *1.F

7.冯诺依曼特点：1.机器以运算器为中心2.采用存储程序原理3.存储器是按地址访问的，线性编址的空间4.控制流由指令流产生5.指令由操作码和地址码组成6.数据以二进制编码表示，采用二进制运算。

范围：1to(2-2的-23次)

Nmreerg

8.计算机应用的发展可以归纳为：数据处理，信息处理，知识处理，智能处理。

9.同型号的计算机。系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不

兼容机：由不同公司厂家生产的具有相同系统结构的计算机。10.软件兼容：一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算机上运行。差别只是执行时间的不同。

向上（下）兼容：按某档计算机编制的程序，不加修改就能运行于比它高（低）档的计算机。向后（前）兼容：按某个时期投入市场的某种型号计算机编制的程序，不加修改地就能运行于在它之后（前）投入市场的计算机。

软件具有兼容性和可移植性

硬件软件逻辑上等效 11.解决软件可移植性：采用系列机，模拟和仿真，采用统一高级语言。

11.模拟：用软件的方法在一台现有的计算机上实现另一台计算机的指令系统。

仿真：用一台现有计算机上的微程序去解释实现另一台计算机的指令系统。

12.MIPS:每秒百万条指令

MFLOPS：每秒百万条浮点运算指令。无法体现机器性能

指令条数 MIPS指令条数Te=执行时间106MIPS106MFLOPS程序中的浮点操作次数12.大概率事件优先原则：是计算机体系结构设计中最重要和最常用的原则，基本思想CPU执行时间106是：对于大概率事件，赋予它优先的处理权和资源使用权，以获得全局的最优结果。13.Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。14.15.可改进部分在原系统计算时间中所占比例：改进部分采用改进措施后比没有采用改进措施前性能提高的倍数：Fe

Se

T 1FT0FeFT01n T 0eST01FeeSSnTn1FFeeeeCPU CPU时钟周期数 时间=SCPU时间=CPU时钟周期数时钟周期长度e 时钟频率CPU时钟周期数CPU时间 = CPIIC时钟周期长度= ICCPICPI = IC时钟频率16.IC：执行指令条数

CPI：平均时钟周期数

MIPS=f(MHz)/ CPI

17.程序的局部性原理：程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。包括时间局部性和空间局部性。时间局部性：程序即将用到的信息很可能是目前正在使用的信息。空间局部性：程序即将用到的信息很可能与目前正在使用的信息在空间上相邻或接近。

CPU时间=用户CPU时间和系统CPU时间。

二．现代计算机组成1.冯诺依曼体系：1运算器和控制器成为中央处理机，CPU是硬件系统核心，用于数据加工处理，完成各种算术，逻辑运算及各种控制功能。2存储器是记忆设备，分内存和外存。3输入输出设备是计算机与外界交换信息的装置。

2.CPU：由控制器，运算器和寄存器组成。控制器是计算机控制中心，运算器是计算机对数据进行加工处理的中心，寄存器是CPU内部临时存储单元，容量小速度快。3.寻址方式：解决的是指令中如何提供操作数及操作数地址等问题。

分为立即数寻址，直接寻址，寄存器寻址，寄存器间接寻址，变址寻址，基址寻址，相对寻址。4.设备和算法的总称。存储系统：计算机中存放程序和数据的各种存储设备，控制部件及管理信息调度的主要指标：大容量，高速度，低价格。

5.程序访问局部性原因：1程序进行时，除了少部分的转移和过程调用指令外，大多数情况下仍是顺序执行。2过程调用深度值大多数情况不超过5，3程序中存在循环结构 4.7.程序中包括许多对数据结构的处理输入输出系统作用：1.提供人机交互接口。

2.完成数据格式的转换。3.是重要的存储媒介。4.为各领域提供应用手段。

8.件提供互连和信息传输的一组公共信号线。总线:是多个系统功能部件之间进行数据传送的公共通路，或者说是能为多个功能部

工作原理：当多个设备连接在总线上时，其中一个设备发出的信号可以为其他所有设备接收，但是在某个时段内，只有一个设备能成功发出信号，总线数据传输过程分为：总线申请与裁决，总线寻址，数据传送及错误检测等。

9.单总线结构：所有部件，设备连接到这组总线。结构简单，成本低，易于接入新的设备，不利于提高总线的数据传输率。

10.双总线结构：CPU和主存间设置一组高速存储总线。

11.三总线结构：在双总线基础上增加一组从存储器到高速I/O的总线，DMA总线、主存总线用于CPU和主存之间的信息传送；I/O总线用于CPU和各个I/O之间进行信息传输；DMA总线用于高速外设和主存之间的信息交换。DMA和主存总线不能同时访问主存。

目前常用——Cache总线，主存总线，I/O总线三级总线结构。

12.配。CPU

和 接口功能I/O处理匹配：数据缓冲功能，接受和执行：速度不匹配，时序不匹配，信息格式不匹配，信息类型不匹CPU命令功能，信号转换功能，地址译码和设备选择功能，中断管理功能，可编程功能。

13.操作数地址。四种基本寻址方式区别2直接寻址是指在指令的地址码部分给出的就是操作数在存储器中的地：1立即数寻址指令的地址码部分就是指令操作数，而不是第二种：m:尾数的值

e：阶码的值

Rm：尾数的基

Re：阶码的基

p：尾数长度

q：阶码长度m e

3.四种舍入法：截断法，舍入法，恒置法，查表舍入法。

4.常用的编址方式：隐含编址，统一编址，独立编址。

隐含编址：操作码隐含了其寻址方式。统一编址：将I/O端口地址和存储器地址合为一体，进行统一编址。

独立编址：将I/O与存储器分别单独编址。

5.寻址技术：系统寻找数据或其他有用信息的地址的技术。

寻址方式：指令系统中如何形成所要访问的数据的地址。

三类面向：面向主存，面向寄存器，面向堆栈。6.逻辑地址：计算机系统的各个源程序或程序段是从自己的零地址开始分配地址空间的。

物理地址：程序调入主存中占用的实际地址称为物理地址。

7.数的类型。指令一般由操作码和地址码组成。

地址码包括操作数地址，地址的附加信息和寻址方式等信息。

操作码通常包括指令的操作种类和所用的操作 8.指令格式优化：操作码优化+地址码优化。

9.息量。操作码优化可以通过信息源熵和信息冗余衡量。

操作码编码分为：固定长度编码，Huffman

编码和扩展编码。信息源熵是信息源所含的平均信

10.Huffman编码不是唯一的，操作码的平均码长是唯一的，且肯定是可用二进制位编码平均码长最短的编码。

信息冗余=（实际平均码长-H）/实际平均码长

11.地址码个数选择标准：程序的存储量（越小越好）和程序的执行速度（越快越好）。12.地址码指令：1零地址指令，只有操作码没有地址码。2一地址指令，包含一个地址字段。3二地址指令，两个操作数地址，源和目标地址。4三地址指令，两个源操作地址，一个目标操作数地址。

13.DLX指令格式：I类指令，J类指令，R类指令。

14.的目的存储器基地址I类指令：1.Store指令： 2.LordOP指令：为操作码，OP为操作码，Ra为要读取的源寄存器地址，Ra为要写入的目的寄存器地址，Rb为要写入Rb为要读取的源存储器基地址。3移位指令格式：Ra：要写入的目的寄存器地址，Rs是要进行移位操作的源寄存器，保留10位，5位Imm是移位的位数

4.有一个立即数指令：Ra为目的寄存器地址，Rd为源操作数地址，Imm为立即数。5.条件分支指令：Rb为判断跳转条件，Rb空缺，Imm为16位偏移量。6.寄存器跳转指令：Ra空缺，Rb15.J为跳转的目的基地址，类指令：OP，0-25位在跳转指令中为跳转地址，在中断指令中为中断向量号。Imm为跳转的偏移地址。

16.R类指令：1.算术/逻辑运算指令：OP为操作码，Ra为目的寄存器，Rs，Rt为源寄存器，Func包含四位指令扩展功能码和6位保留。2.移位指令：OP为操作码，Rd为移位目的寄存器，Rs为移位源操作数寄存器，Rt为移位位数寄存器，Func同上。3.第一类寄存器间数据传输指令：OP为操作码，Rd为目的寄存器，Rs，Rt保留，Func同上。4.第二类寄存器间数据传输指令：OP为操作码，Rd空缺，Rs为移位源操作数寄存器，Rt空缺，Func同上

17.CISC（Complex Instruction Set Computer）：复杂指令集计算机

缺点：1.各种指令的使用频率相差悬殊 2.带来了计算机体系结构的复杂性 3.不利于单片集成 4.运行速度慢 5.不利于采用先进的计算机体系结构技术来提高性能。

18.RISC(Reduced Instruction Set Computer): 精简指令集计算机

设计原则：1.选取使用频率最高的指令，并补充一些最有用的指令 2.每条指令功能尽可能简单，并在一个机器周期内完成 3.所有指令长度相同 4.只有Load和Store才能防问存储器，其余在寄存器中进行 5.以简单有效的方式支持高级语言。

19.的指令使用量则很少，仅占整个程序使用量的二八定理：20%的指令反复地执行，使用量占据整个程序使用量20%。80%：而剩下80%20.现代微处理机主频提升的原因：先延迟，功耗。

21.3.计算机价格的发展趋势。计算机系统设计中设计者应考虑的因素

：1.技术发展趋势 2.计算机使用的发展趋势 22.线延迟墙：随着集成电路工艺的进步，芯片内晶体管大小不断变小，其逻辑门延迟也随之减小，而走线延迟所占的比重也随之越来越大，导致电路频率不能随着工艺的减小而线性减小。

23.指令集结构设计考虑的问题以及解决方法：1.指令及功能设计：RISC和CISC。2.寻址方式设计：可以对基准程序进行测试统计，查看使用频度，确定寻址方式。3.操作数表示和操作数类型：浮点型，整形，字符型。4.寻址方式表示：寻址方式可以编入操作码（速度快，增大了CPU译码难度）也可以单独处理（速度慢，易于指令扩展）5.指令集格式设计：固定长，可变长，混合编码。

24.指令集基本要求：完整性，规整性，高效率，兼容性。

25.区别不同指令集结构的主要因素：区别不同指令集结构的主要因素是CPU中用来存储操作数的存储单元。据此可将指令分为堆栈结构、累加器结构和通用寄存器结构。四，存储系统

1.存储器容量Sm=W*l*m。W为存储体字长，l为每个存储体字数，m为并行存储体个数。访问时间TA：存储器从接到访存申请到信息被读到数据总线上所需时间。存储周期TM：是连续启动一个存储体所需要的时间间隔，一般大于TA。频宽Bm：存储器可以提供的数据传输率。容量大价格低，速度越快价格越高，容量越大速度越慢。2.存储系统目的：1.组织好速度，容量，价格不同的存储器，2.使这个存储器速度接近速度最快的存储器。3.存储容量接近容量最大的存储器。4.单位价格接近最便宜。3.命中率H：由CPU产生的逻辑地址在存储器M访问到指定信息的概率。

4.平均访问时间T=H*T1+(1-H)*T2 提高存储器系统速度两条途径：1.提高命中率。2.使构成存储系统的相邻两个存储器速度之比不要太大。

5.虚拟存储器：是“主存-辅存”存储层次的发展和完善，它使该存储层次具有辅存容量，接近主存的等效速度和辅存的每位价格。多个进程共享主存空间。

6.虚拟地址：是应用程序员对程序进行翻译生成的访问地址，它表示的存储空间为虚存空间。实地址：是指主存储器或磁盘存储器的物理地址，表示的存储空间为主存物理空间。

7.地址映像：虚拟存储器中虚拟地址和物理地址之间的对应关系的规则。

8.地址变换：虚拟存储系统按照某种地址映像方式把虚拟地址变换为主存实地址。9.虚拟存储器工作原理：页式虚拟存储器是比较广泛的一种。把主存储器，磁盘存储器和虚拟存储器都分成固定大小的页，每一页容纳字数相同。当用户要访问虚拟存储器时，必须给出多用户虚地址Av；如果未命中，必须访问辅存，需要进行外部地址变换；如果主存储器中没有空页，利用某种替换算法处理。

10.管理方式：1.段式：将虚地址通过段表找到段的基地址，然后形成物理地址，访问存储器。2.页式。3.段页式：把实存机械的等分成固定大小的页，把程序按模块分段，每个段分成与主存页面大小相同的页，每道程序通过一个段表和相应于每段的一组页表来进行定位。

10.页面替换算法：1.随机替换算法（RAND）：利用软件或硬件的随机数发生器来确定11.中断源：把凡能向CPU提出中断请求的各种因素统称为中断源。

中断软硬功能分配：一是中断响应时间，二是灵活性。要在硬件的快速性和软件的灵活性之间进行综合权衡。必须硬件：保存中断点和进入中断服务程序入口。必须软件：中断服务和返回到中断点。

12.中断屏蔽：为提高中断系统灵活性，可以动态改变中断源优先级

用处：(1)在中断优先级由硬件确定了的情况下，改变中断源的中断服务顺序。(2)决定设备是否采用中断方式工作。(3)在多处理机系统中，把外围设备的服务工作分配到不同的处理机中。

13.四种I/O工作方式：程序控制，中断，DMA I/O处理机。

六．流水线技术

1.指令执行过程：1.取指令。按照指令计数器的内容访问主存。2.分析指令。对指令寄存器中的指令进行译码分析。3.执行指令。对操作数进行运算处理，完成指定功能。2.重叠方式：1.顺序执行方式（串行执行）。T=3nt，控制简单，利用率低，速度慢。2.一次重叠方式：指第i条指令的执行阶段和第i+1条指令的取指令阶段同时进行。T=（1+2n）t,利用率中，速度中，控制复杂。3.二次重叠方式：指第i条指令的执行阶段，第i+1条指令的分析阶段和第i+2条指令的取指令阶段同时进行。T=（2+n）t，利用率高，速度快，需要解决问题：1.必须有独立的取指令部件，指令分析部件和指令执行部件。2.要解决访问主存冲突问题。

3.解决访问主存冲突问题：1.把主存分成两个独立编址的存储器，一个指令存储器，一个数据存储器。2.主存采用低位交叉编址的秉性存储器。3.采用先行控制技术。

4.先行指令缓冲栈：平滑主存和指令分

析器的工作。指令分析器：从先行指令

缓冲栈取得指令后就行预处理。先行操

作栈：是指令分析器和运算控制器之间的一个缓冲存储器。先行读书栈：平滑

运算器与主存储器的工作。后行写数栈 主存储器中被替换页的页号。2.先进先出替换算法(FIFO)：选择最早装入主存的页作为被替换的页。3.近期最少使用算法：选择近期最少访问的页面作为被替换页面。4.最久没用使用的算法(LFU)：把近期最久没有访问过的页面作为被替换的页面。5.最后的算法应该是选择将来最久不被访问的页面作为被替换的页面，命中率一定最高，但只是理想标准。

11.为页数减少了。虚拟存储器性能2.主存容量，当主存容量增加到一定值，对命中率影响不大。：1.页面大小，当页大小增加到一定值时，命中率反而降低，是因3.页面调度方式：分页方式，请求页式，预取式+请求页式结合。

12.13.Cache命中时间：高速缓冲存储器是在：访问Cache命中时所用的时间。CPU与主存之间设置的一个高速度，小容量存储器。

失效率：CPU访存时，在一级存储器 中找不到所需信息的概率。

失效开销：CPU向二级存储器发出访问请求到把这个数据调入一级存储器所需的时间。

Cache平均访问时间=命中时间+失效率*失效开销。14.Cache与虚拟存储器的不同：1.Cache与主存之间以块为单位进行数据交换。2.两级存储器的速度比不同。3.CPU和Cache之间和CPU与主存之间都有直接通路。4.Cache系统以提高存储系统速度为目标，虚拟存储系统以扩大存储系统容量为目标。

13.基本工作原理：Cache与主存分成大小相同的块，主存地址由块号B和块内地址W组成，Cache地址由块号b和块内地址w组成。由于块相等，块内地址相同。、15.复杂）地址映像及变换方式：主存中的任意一块可以映像到：1.全相联映像及变换（利用率最高，冲突概率最低，实现最Cache中任意一块位置上。2.直接相联映像及变换（利用率最低，冲突概率最高，实现最简单）：虽然也是多对一，但一个主存块只能映像到Cache的一个特定块上去。3.组相联映像及变换：把主存按Cache容量分区，主存中各区和Cache再按同样大小分成相同数量的组，组内按同样大小分成相同数量的块，主存组到Cache组间采用直接映像方式，两个对应的组的块之间采用全相联映像方式。4.段相联映像方式：实质上是组相联的特例。5.位选择组相联及其变换：与一般组相联映像方式不同，Cache仍然分组，主存不分组。

16.提高Cache性能方法：1.命中率与容量关系。2.命中率与块大小关系。3.命中率与组数关系：Cache容量一定时，分组的数目对命中率的影响是很明显的，随着分组数目增加，组内的块数减少，命中率下降。4.命中率与Cache组织方式间的关系：容量一定，全相联命中率比直接相联高。

17.体，避免存储体冲突。提高主存性能方法：增加存储器宽度，采用简单的多体交叉存储器，采用独立存储

18.从哪几方面改进主存性能：降低失效率，减少失效开销，减少Cache命中时间。

五．输入输出系统

1.输入输出系统：把处理机与主存储器之外的部分统称为输入输出系统。包括输入输出设备、输入输出接口和输入输出软件等。

2.输入输出系统特点：1.异步性：各个设备按照自己时钟工作。2.与设备无关性：设有独立于具体设备的标准接口。3.实时性。针对异步性，采用自治控制方针，针对与设备无关性，采用分类处理方法，针对实时性，采用层次结构的方法。

3.基本输入输出方式：1.程序查询方式：不断查询I/O准备情况。2.中断输入输出方式。3.直接存储器访问方式（DMA）：主存和I/O设备交换信息时，无需处理中断服务程序。

4.通道方式。5.I/O处理机方式

4.DMA特点：1.主存储器可以被CPU访问，也可以被外围设备访问。2.外设与主存之间传送数据不需要执行程序，也不动用CPU中的资源。3.在DMA开始之前，CPU要对DMA控制器进行初始化。

5.总线分类：1.在计算机结构中所在位置：片内总线，片总线，内总线，外总线。2.传递信息类型：数据总线，地址总线，控制总线。3.信息传送方向：单向和双向。4.总线用途：CPU-存储器总线和I/O总线。5.信息在总线上传送方式：同步和异步。

6.总线仲裁：解决的是多个设备竞争使用总线的管理问题，由总线仲裁逻辑线路完成。7.总线控制方式：1.集中式串行链接控制：选择算法简单，可扩充性好，可靠性差，灵活性差，分配速度低。2.集中式定时查询控制：灵活性好，可靠性高，可扩充性差，辅助总线多，分配速度低。3.集中式独立请求控制：分配速度高，灵活性好，可靠性高，辅助总线多，可扩充性差，复杂价格高。

8.步通信。总线的通行方式4.双向互锁异步通信。：1.单向源控式异步通信。2.单向目控式异步通信。3.双向非互锁异9.总线指标：总线宽度：通常指其一次操作可以传输的数据位数。总线频率：是总线工作的最高频率时钟

单个数据传送周期数。

10.中断：当出现异常情况或者特殊请求时，计算机停止现行程序的运行，转向对这些异常情况或特殊请求的处理，处理结束后再返回到现行程序的间断处。

：是主存储器与运算器之间的一个缓冲

存储器。

4.执行指令部件完全独立的工作。并始终处于忙碌状态。先行控制技术是缓冲技术和预处理技术的结合。

使取指令部件，分析指令部件和

5.流水线技术：流水线技术是指将一个重复的时序过程分解为若干个子过程，每一个子过程都可有效地在其专用功能段上与其他子过程同时执行。

6.时空图：横坐标表示时间：即输入到流水线中的各个任务在流水线中所经过的时间；纵坐标表示空间：即流水线的各个子过程。从横坐标方向看，流水线中的各个功能部件在逐个连续地完成自己的任务。

从纵坐标方向看，在同一个时间段内有多个流水段在同时工作，执行不同的任务。

7.流水线特点：1.把一个大的功能部件分解为多个独立的功能部件。2.每一个功能部件后面都有一个缓冲寄存器，3.工作一般分为时间段，装入时间，装满和排空时间。4.流水线中各段时间应尽量相等，长的功能段将成为其瓶颈，造成堵塞和断流。5.流水线技术适合大量同类任务，只有向连续不断提供任务，其效率才能充分发挥。8.行分段，再把这些部件分段相互连接而成。它使得运算操作能够按流水方式进行。这流水线分类：1.按级别分：部件级流水线（运算操作流水线）：把处理机中的部件进种流水线也称为运算操作流水线。处理机级流水线（指令流水线）：它是把指令的执行过程按照流水方式进行处理，即把一条指令的执行过程分解为若干个子过程，每个子过程在独立的功能部件中执行。

处理机间流水线（宏流水线）：它是把多个处理机串行连接起来，对同一数据流进行处理，每个处理机完成整个任务中的一部分。前一个处理机的输出结果存入存储器中，作为后一个处理机的输入。

2.按反馈回路分：线性流水线（各段逐个串接起来）非线性流水线（除了有串行连接，还有反馈回路）3.功能多少分：单功能和多功能。4.同一时间各段连接方式：静态（指同一时段，多功能流水线中各个流水段只能按照一个固定方式连接，实现固定功能）和动态（指同一时段，多功能流水线中各段可以按照不同方式连接，同时执行多种功能）。5.按数据表示分：标量处理机（只能同时对一个或一对标量操作数进行运算或操作指令）和向量处理机（可以同时处理相同类型的多个或多对数据）。

8.吞吐率：单位时间内流水线完成的任务数或输出的结果数。TP=N/Tk

N:任务数，Tk完成n个任务所用的时间。

最大吞吐率受限于瓶颈子过程，要提高最大吞吐率，设法取消瓶颈功能段。方法有：1.将流水线瓶颈部分再细分。2.重复设置瓶颈功能段，让多个瓶颈部件并行工作。

9.加速比：是指完成一批任务时，不采用流水线所用时间与采用流水线所用的时间之比。S=T0/Tk。T0:顺序方式下执行时间 最大加速比与流水线的功能段数相等。10.效率：是指流水线的设备利用率。时空图上是n个任务占的时空区和k个功能段总的时空区之比

E=T0/KTk

E=TP*t

E=S/k 11.12.相关包括资源相关：资源相关，数据相关，控制相关。：指多条指令进入流水线后，同一时间争用同一功能部件从而发生的冲突。一般采用延迟执行和细分功能部件来解决。

数据相关:又称局部相关，指令在流水线中执行时，使得原来对操作数的访问顺序发生变化，对数据的读写操作顺序不同于指令在顺序方式下执行时的顺序，从而导致对数据的访问发生错误。

数据相关分为：先写后读，先读后写，写后写。

解决方法有：推迟处理，设置专用路径。

控制相关：又称全局相关，是由程序执行转移类指令而引起的相关。它的影响范围比较大，会引起程序执行方向的改变。解决方法有：改进硬件功能，采用预测分支失败机制，采用延迟分支机制。

13.码。减少条件转移对流水线的影响3.转移预测技术。分为静态转移预测和动态转移预测。：1.延迟转移技术和指令取消技术。2.提前形成条件14.静态转移预测：指在处理机的硬件和软件设计完成后，转移预测的方向就已经确定，在程序实际执行过程中，转移预测的方向不能改变。分为：软件猜测法，硬件猜测法和设置两个指令缓冲栈。

15.动态转移预测技术：是根据近期转移是否成功的历史记录来预测下一次转移的方向，它能够随程序的执行过程动态地改变转移的预测方向。分为：在指令Cache中记录转移历史记录，转移目标地址缓冲栈，转移指令功能缓冲栈。

16.中断：中断请求是随机发生的，不可预知的。

不精确断点：凡是已经进入流水线的指令都执行完成，断点就是最后进入流水线的那条指令的地址。

精确断点：是对于在流水线中同时执行的多条指令，如果有哪一条指令由于程序错误或者故障发出中断申请，断点就是那条指令的地址。

17.过程中，可能会多次通过同一个功能段或越过某个功能段。非线性流水线的调度技术：在非线性流水线中，功能段间有反馈回路，任务在执行

如果每个时钟周期向流水线送入一个新任务，将会发生多个任务争用同一个功能段的冲突现象。

一张非线性流水线的预约表可能与多个非线性流水线的连接图相对应；一个非线性流水线的连接图也可能与多个非线性流水线的预约表相对应。

19.非线性流水线的启动距离：是指向一条非线性流水线的输入端连续输入两个任务之间的时间间隔，它通常用时钟周期数表示。

非线性流水线调度的任务：就是找出一个最小的启动循环周期，按照这个周期向流水线输入任务，流水线的各个功能段都不会发生冲突。同时，非线性流水线的吞吐率和效率最高。

20.水线的状态图（当初始冲突向量确定后，状态图就是唯一的，由于不同的预约表可能非线性流水线的调度方法步骤：1.写出禁止向量和初始冲突向量。2.画出非线性流产生相同的初始冲突向量，因此从预约表可以画出状态图，但从状态图不能得到预约表）。3.求出最小启动循环（指平均启动距离最小的启动循环）和最小平均启动距离。4.求平均启动距离最小的恒定循环。

21.多指令流水线技术：在一般流水线标量处理机的基础上，提出提高指令级并行的高性能超级处理机，让单个处理机在每个时钟周期里可以执行多条指令。

22.超标量处理机：指在一个时钟周期内能够同时发射两条或者两条以上的指令的处理机。

超流水线处理机：指在一个时钟周期内分时发射多条指令的处理机。

超标量超流水线处理机：是前两种的结合，在一个时钟周期发射n次，每次发射m条指令。23.定向技术：是指流水线中将计算结果从其产生的地方直接送到真正需要它的地方，而不是从寄存器文件读出使用，它是一种解决数据相关，避免流水线暂停的方法。