科斯塔斯环总结报告_科斯塔斯环原理

科斯塔斯环总结报告由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“科斯塔斯环原理”。

一、研究目的：

Costas 环研究总结报告

高速移动通信系统中，收、发送机的相对运动使得接收信号不可避免地形成快衰落信道，从而引入较大的多普勒偏移和多普勒变化率，故此必须纠正或补偿多普勒频偏和多普勒变化率，以保证收发系统间的信号同步。

由于较大的多普勒频偏和多普勒变化率的存在，造成接收载波与给定载波在频率和相位上均存在较大的差别，为正确解调需使用载波跟踪机制来提取相干载波，costas环路是高效、可靠的跟踪环路，在成熟系统中常用来来提取接收信号相干载波，以实现对接收信号进行精确相干解调，确保收发系统信号间高可靠和高精度的同步。

二、性能要求：

依系统指标需求，要求该环路能够狗在100 us（约合200个复值信号点）之内达到求解稳定，输出相干载波的实时频偏估测值，并纠正频偏，纠偏范围依系统指标需求应达到1khz-30khz（载波2Mhz）；频率抖动范围在频偏的10%以内（噪声≤10db）；相位抖动范围在±5o（噪声≤10db）。基于costas环路的高效性和可靠性以及较低的实现代价，本课题经过仿真验证，选择该环路作为该功能模块的实现环路。

三、costas环路基本原理概述：

Costas环路在系统架构中的接入示意图如图1所示：

II'前基模块正交变换Qcostas环路'QI位同步后基模块使能控制信号

图1 costas环路系统架构中的接入图

Costas环路功能结构图如图2所示：

v3输入已调信号输出低通cosv1v5振荡器v'd环路滤波器vd 相移sinv2低通v4v6

图2

costas环路功能结构图

设输入的下变频后的2PSK信号（假设没有GAWN噪声影响）m(t)cos(wct)，其中m(t)是基带调制信号cos(WCt)是调制载波，假定环路锁定，且不考虑噪声影响，则振荡器输出的两路互为正交的本地载波分别为

v1cos(wct(t))(2)

v2sin(wct(t))(3)

(t)为本地载波与输入相干载波之间的相位差。

由图1所示输入信号m(t)cos(wct)分别与锁定后的本地载波即式(2)、(3)相乘得到

1v3m(t)cos(wct)cos(wct(t))m(t)cos((t))cos(2wct(t))(4)

1v4m(t)cos(wct)sin(wct(t))m(t)sin((t))sin(2wct(t))2

(5)经过低通滤波器滤除2倍分量得到

1v5m(t)cos(t（）)

21v6m(t)sin(t（）)

2(6)

(7)V5和V6相乘得到

vd(t)Kdsin(2(t))(8)可以把上面部分看做是一个鉴相的过程，vd(t)就是鉴相结果。环路滤波器的功能结构图如图3所示：

Vd(t)K1K2''Vd(t)z1

图3 环路滤波器 则v'(t)经过环路滤波器得到v(t)=v(t)K1v(t1)K2dddd

(10)环路滤波器输出相角v''(t)，v(t)控制VCO的相位和频率，使v(t)一直变小直到接近ddd于0，此时锁相环进入稳定状态，此时V1就是所需的相干载波，而V5就是相干解调输出。

四、costas环路具体算法实现

Q路+I路QPSk信号imQ路输出+cosS(t)相移90Sin振荡器环路滤波器求相角Q路-I路I路输出re+

图4 QPSK信号相干载波提取与相干解调实现

下变频后得到两路信号（假设在理想状态下点的偏转只和频偏有关忽略噪声的影响）

S(t)mt(e)j(wct

(9))为初相，wc等于频偏和载波的比值。

VCO输出信号可以表示为e令(9)与(10)相乘

j(wdt)

(10)m(t)ej(wct)ej(wdt)m(t)ej(wcwd)t

(11)rem(t)cos(wcwd)t

(12)imm(t)sin(wcwd)t

(13)

鉴相：

1)反正切函数法

m(t)sin[(wcwd)t]arctan(im/re)arctan()m(t)cos[(wcwd)]

(wcwd)tk(k0,1,2)(2n1)调制(n1,2,3,，4QPSK)4（14）

基于QPSK调制所有的点都位于45,135,225,315轴上。相角为，若想正确解调信号，则解调后的所有点都应位于旋转45的坐标4(wcwd)t(2n1)k(k0,1,2)(n0,1,2,3)

(15)

442)符号函数法



sign(im)resign(re)imre2im

2(16)3)乘法器+低通滤波器法

令已调信号m(t)cos(wct)VCO输出sin(wct)

1v7m(t)cos(wct)sin(wct)m(t)sin()cos(2wct)

(17)

2经过低通滤波器滤除2倍分量得到

1t)sin（）

(18)

=m(2综上所述三种鉴相方法，(2)和(3)都用到sin()(这公式只在很小时成立，所以(1)精确度最高，本研究采用反正切函数法。环路滤波器：

环路滤波器对输入信号的噪声起抑制作用，并调节环路的矫正速度。常用的环路滤波器有无源比例积分滤波器，有源比例积分滤波器，理想比例积分滤波器。选择理想比例积分滤波器进行讨论：

图3 理想比例积分滤波器

k

Y(k)K1X(k)K2X(n)

(19)

n0K1和K2是此环路滤波器的两个系数，8wnTs1K1KoKd44wnTs(wnTs)224(wT)1nsK2KoKd44wnTs(wnTs)2

(20)

KKoKd为环路增益，是锁相环阻尼系数，wn8BL为环路固有角频率，BL是

421环路噪声带宽，Ts是环路滤波器的采样周期（即NCO相位调整时间间隔）。根据(20)式计算环路滤波器系数：

1)确定阻尼系数(工程取值一般为0.707)。

2)根据锁相环的跟踪精度要求及跟踪范围要求确定其等效噪声带宽（通常取BL0.1Rb Rb为信息数据速率）。

3)由量化的阶数及NCO输出的量化幅度值计算环路增益。

VCO：用于根据给定的相角产生正弦和余弦三角函数。

根据接收信号得到相角，经过环路滤波器后去控制VCO的输出，使得相角逐渐变小，最终使相角减小到很小的数值，得到稳定的wd可以估计出频率偏移，re和im就是信号的相干解调后的实部和虚部。

五、VHDL仿真实现

已下变频调制后的QPSK信号I和Q两路，载波2Mhz，噪声10dB，设定环路滤波器系数C1=1/2，c2=1/2^7。

VHDL各模块端口描述：

clk200mclk20mrstIM_inRE_inChu_enableData_enableClk_outClkaraibrbiclk200mclkRE_out顶层模块IE_out复乘器resetChu_vData_vprenableX_In鉴相器Phase_outpiY_inclk200mresetclk2mclkresetPhase_out1clk20mclkPhase_insincount2Phase_in环路滤波器Freq_part1VCO振荡器cosine

图4 VHDL结构图 顶层模块

COMPONENT costas_PLL3

PORT（clk200m : IN std_logic;

------200M时钟用于高速计算

clk2m : IN std_logic;

-----2M时钟 信号输入时钟

rst : IN std_logic;

-----复位信号 高有效

IM_in : IN std_logic_vector(15 downto 0);------输入信号虚部

RE_in : IN std_logic_vector(15 downto 0);------输入信号实部

chu_enable : IN std_logic;-----chu序列有效标志位

data_enable : IN std_logic;-----有效数据有效标志位

IM_out : OUT std_logic_vector(15 downto 0);-----虚部输出

RE_out : OUT std_logic_vector(15 downto 0);---实部输出

chu_v : OUT std_logic;---chu序列标志位

data_v : OUT std_logic;----有效数据标志位

clk_out : OUT std_logic;----输出时钟);

END COMPONENT;复乘模块

Component complex

port(clk:in std_logic;

-----输入200M高速时钟

ar:in std_logic_vector(15 downto 0);-----输入数据实部

ai:in std_logic_vector(15 downto 0);-----输入数据虚部

br:in std_logic_vector(15 downto 0);----相角余弦输入

bi:in std_logic_vector(15 downto 0);----相角正弦输入

pr:out std_logic_vector(31 downto 0);-----输出实部

pi:out std_logic_vector(31 downto 0));end component;-----输出虚部 鉴相模块

component phase_out

port(clk:in std_logic;

------输入200M高速时钟

reset:in std_logic;------复位信号

enable:in std_logic;-------鉴相使能标志位

x_in:in std_logic_vector(15 downto 0);------输入复乘器的实部结果

y_in:in std_logic_vector(15 downto 0);------输入复乘器的虚部结果

phase_out:out std_logic_vector(15 downto 0));------相位角输出（相位响应输出）end component;环路滤波器模块

component loop_filter

port(clk:in std_logic;

------200M高速工作时钟

reset:in std_logic;

------复位信号

count2:in std_logic_vector(15 downto 0);

-----计数器（循环计数周期100）

phase_in:in std_logic_vector(15 downto 0);-----输入鉴相器输出的相角角

freq_part1:out std_logic_vector(15 downto 0);------频率响应输出

phase_out1:out std_logic_vector(15 downto 0));--输出一个经环路滤波器平滑后的相位角 end component;VCO模块

component cordic

---用cordic模块作为VCO port(clk:in std_logic;

----200M高速时钟

phase_in:in std_logic_vector(15 downto 0);-----环路滤波器输出的相位角

sin:out std_logic_vector(15 downto 0);-----输入的相角的正弦函数输出

cosine:out std_logic_vector(15 downto 0));-----输入的相位角的余弦函数输出 end component;仿真结果输出入下图：

进入锁相环的信号星座图如下图：

图5：进入锁相环的信号星座图 信号经过锁相环后其频率响应曲线如下图

图6：锁相环频率响应曲线图

信号经过锁相环的相位响应曲线如下图：

图7 锁相环相位响应曲线图 信号经过锁相环后的星座图如下图

图8：信号经过锁相环后输出的星座图(此星座图是锁相环锁定后估计出平均频偏后逐点纠频所得，由于初相角未知固此星座图有个固定偏移)得出结论：在130点后锁相环进入锁定状态，估计出频偏大概为6Khz，频偏抖动范围是500hz，相位在5范围内抖动，星座聚拢在四个点上，锁相环成功锁定。锁相环的锁定频偏的范围可以通过改变程序中的环路滤波器系数来改变，本程序的锁定范围大概在800hz-30Khz。

锁相环锁定时间和其精度是负相关的，若要缩短锁定时间必然要牺牲精度，反之亦然。

六、缺点与不足及解决方案：

缺点与不足：

锁相环锁定后输出的信号星座图存在90经QPSK调制后的相位造成的。解决方案：

可以先发一有限长的经QPSk调制后均位于45初相的信号，这样可以纠正旋转。可以在锁相环锁定后取频偏的平均值，然后直接根据其频偏的平均值来纠频。这样会存在一个固定相位的旋转（即进入锁相环的信号的第一个码元的初相）。

可以把QPSK调制后的信号进行差分编码，即采用相对移相（QDPSK），然后对锁相环输出数据进行差分译码即可。,180,270的旋转。这种旋转是由于不知道信号