ICC使用小结_icc使用小结

ICC使用小结由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“icc使用小结”。

ICC使用小结

（1）ICC的输入文件

MilkyWay（physical library），TLUPlus文件（interconnect文件），lib文件（logical library），netlist，constraints（sdc），floorplan文件（.fp或.def）

由于ICC会使用MilkyWay数据格式，因此有必要先熟悉MilkyWay格式的产生。

（2）ICC的步骤流程

ICC的流程如下：（1）import design(netlist/sdc/database)——（2）create_floorplan或adjust floorplan——（3）placement ——（4）cts——（5）route——（6）final signoff（3）具体每一步过程及注意点（操作点）（4）Import design具体操作：

set_link_library xxx set_target_library xxx create_mu_lib design_library –technology xxx.tf –mw_reference_library ref_library open set_tlu_plus_file –max_tluplus max_file –min_tluplus min_file –tech2itf_map map_file read_verilog xxx.v current_design xxx link read_def xxx.def derive_pg_connection –power_net xxx_power_net –power_pin xxx_power_pin –ground_net xxx_ground_net –ground_pin xxx_ground_pin derive_pg_connection –power_net xxx_power_net –power_pin xxx_power_pin –ground_net xxx_ground_net –ground_pin xxx_ground_pin-tie read_floorplan xxx.fp或新创建一个floorplan接下来的任务了。

（5）Create_floorplan具体操作：

Create_floorplan针对读入的设计以及def，开始进行floorplan的规划，包括IO以及macro的摆放，电源规划等。

首先要创建一个floorplan，创建floorplan之前需要读入IO的约束信息，3101项目将IO视作macro对待。具体的io constraint信号可以使用set_pad_physical_constraints来设置。

Create_floorplan –control_type width_and_height –core_width xxx –core_height xxx Remove_terminal *-keep_macro_place –keep_std_cell_place，只有设置了keep之后，才能create_fp_place完成，否则会报utility超出。

设置好floorplan之后就需要对macro和standcell进行place了。Macro的place可以使用脚本set_obj*和set_attribute来设置，而standcell可以使用create_fP_placement来完成。这个过程中先需要设置placement以及route的blockage。create_place_blockage和create_route_guide来完成blockage的设置。

接着设置在Design Planning的task任务下，进行place macros和standcells。或者使用create_fp_placement –timing_driven –no_hierarchy_gravity 设置完macro和standcell之后，就可以进行电源规划了，可以通过产生power_ring或power_strap来进行。create_power_strap –direction horizontal –net {VDD12 VSS_PAD} –layer M5 –configure step_end_stop –start_at 1290 –stop 2170 –step 50 –width 5 –start_low_ends coordinate –start_low_ends_coordinate 583 –start_high_ends coordinate –start_high_ends_coordinate 1710 –extend_low_ends off –extend_high_ends off –keep_floating_wire_pieces –ignore_parallel_targets –define_parallel_targets_by_wire_directions 下面对上面这个strap的创建进行解释说明下，上面的power_strap表示要在位置区域为{{1290 583} {2170 1710}}的方形区域创建间距为50，线宽为5的水平方向power_strap。

（6）placement的具体操作

place_opt进行之前需要先查看report_constraints –all看看主要的violation是哪些，同时也应该查看congestion情况以选择合适的place_opt策略。也需要检查设计及物理信息，check_physical_design –for_placement以及check_design –physical，设置set_ignore_layers –max/-min，接着create_placement –timing_driven/-congestion等，若有congestion，可以设置set_congestion_options来设置合理的值，设置好placement的一些参数后，可以进行place_opt了。

（7）cts的具体操作

cts可以通过GUI—>New Clock Tree Synthesis Window/New Interactive CTS Window查看时钟树的直观形状，可以设置clock_routing_rule来合理安排时钟树的线宽（NDR，Non-Default Rule）。设置OCV和bc_wc的工作条件。

（8）route的具体操作

需要先check_physical_design –for_routing检查布线的物理设计，以及check_routeability。Set_route_options可以设置route设置相关的选项,route_opt包括route clock nets，route signal nets，set_route_opt_strategy可以设置route相关的策略。分析route的结果可以使用verify_route和verify_drc（使用hercules），postroute delay calculation using Arnoldi algorithm。考虑si的route需要设置set_si_options。Spread_eco_cells/insert_spare_cells，place_freezen_silicon/route_eco