《数字逻辑与数字系统》课程实践教学经验总结_数字逻辑课程设计心得

《数字逻辑与数字系统》课程实践教学经验总结由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“数字逻辑课程设计心得”。

数字逻辑与数字系统资源库

《数字逻辑与数字系统》课程实践教学

经验总结

北京邮电大学计算机学院实验中心 杨秦 张杰 靳秀国

“数字逻辑与数字系统”课程是计算机、通信、电子、信息、自动控制等专业的技术基础课程，又是一门实践性很强的课程。对计算机专业的学生来说，它是硬件知识的基础课，一辈子受用。“数字逻辑与数字系统”课程教学实验不仅对学好本门课，而且对 “计算机组成原理”等后续课的理论教学和实践教学具有十分重要的意义。因为它是能力培养的基础性工作，理论教学无法取代。为了配合精品课程建设，我们对教学实验包括实验系统、教学内容及实验教学手段都进行了改革，也取得了一些经验。本文从课程实验和课程设计两个方面

进行总结。

课程实验部分

1.从教材、实验系统到教学实验内容的改革

由于新技术的发展，“数字逻辑与数字系统”教材也在变革，我们选择了清华大学科教仪器厂的TDS-2实验系统（见图一）。在这个实验设备上，既能使用中小规模标准器件作基础数字实验，又可使用可编程逻辑器件完成复杂的数字系统实验。在我们新购置的100台综合实验平台TEC-5（见图一）中，仍保持了基础性实验和时代性实验两方面的教学内容，为数字实验提供了高端的ISP芯片，使教学实验的内容和重点得以向在系统编程逻辑方面倾斜。

图 一

基础性实验的设计非常重要，它使学生掌握基本概念，具备基础知识和能力

结构。基本逻辑门和三态门实验：在掌握“TDS数字电路实验系统”仪器和示波器测量的使用方法的基础上，掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系;三态门逻辑功能和使用方法，熟悉TTL中、小规模集成电路的外形、管脚和使用方法;掌握用三态门构成总线的特点和方法。基本逻辑门实验，选择了典型的芯片，让学生从芯片的外观、封装到逻辑关系的验证来熟悉数字芯片；在接下来的三态门实验中，逻辑的验证就不是重点了，我们引导学生测量高阻输出受钳制的情况，让他们在实验中感性的体会三态的意义。

数据选择器和译码器实验：熟悉数据选择器和译码器的逻辑功能。这种组合逻辑的实验，我们更加强调应用而不是简单验证。时序逻辑的实验也是一样，有时候一次实验做出多少个计数器并不重要，我们更加看重的是会不会分析设计电路，能不能记录和分析时序图。触发器实验：掌握RS触发器、D触发器、JK触发器的工作原理，学会正确使用RS触发器、D触发器、JK触发器。

简单时序电路：掌握简单时序电路的分析、设计、测试方法。计数器实验：掌握计数器74LS162的功能，计数器的级连方法，熟悉任意模计数器的构成方法，熟悉数码管的使用。在计数器和时序电路实验中，我们还穿插了Workbench仿真试验，并且指导学生用仿真软件指导设计和完成测试。我们在时代性实验中，在系统编程ISP技术的实验内容：用两个时间单元完成AHDL实现三八译码器、十进制计数器和七段译码器实验，芯片选用ISP1032，软件平台用isp EXPER，鼓励学生采用多种方案实现。

2.实验教学方式的改革和实践效果 在实验教学中，我们抛弃了过去的粉笔黑板灌输式的教学方式，尝试了多种

手段结合的互动式教学模式。首先，我们在总结大家教学经验的基础上统一了实验PPT教案（如图二所示），采用了PPT投影为主和老师即兴板书为辅的授课形式，一改过去落后的教学方式，图形界面美观并且讲解更为方便，也收到良好的教学效果。

图 二

然后，我们指导做毕业设计的学生完成实验课件的Flash动画设计（如图三所示），连同PPT教案放到FTP服务器上提供学生下载，学生在实验课前就可以完成对实验系统和实验内容的预习，并且对实验的流程有一个直观的了解。

图 三

在实验指导上，我们也做了很多尝试。在学生做数字逻辑实验的第一天起，就告诉他们实验不是简单对理论的验证，而是以培养数字系统硬件工程师的标准去要求，除了知识的学习，实验更看中的是能力的培养。首先，对实验系统的所有调试工具：示波器、逻辑笔等必须熟练掌握；每一次实验前要求下载相关芯片手册，对芯片每一个功能引脚都要求了解；在时序逻辑实验中，要求绘制并分析时序图；能使用防真软件辅助小型综合电路的设计；在系统可编程系统实验中，鼓励以不同方案完成设计。在验收和给成绩的时候，我们看的不仅仅是实验内容的正确完成，更多考虑的是工具是否熟练使用、设计方案是否灵活多样等等个人能力。

对于实验中遇到的问题，教师可结合自身教学和科研经验，尽量给出详尽并且特别的解答，比如在三态门实验中，学生对高阻态和总线方式提出疑问时，除了讲解概念之外，还给他们举了一个科研中的实例：在我们做CDMA基站测试系统硬件设计时，由于译码和读写信号设计错误，CPU访问存储单元数据总线严重冲突造成死机。在讲解时序芯片由于工艺限制导致信号延时的时候，用一次科研实例：一个特别信号需要延时几纳秒而系统时钟只有4兆赫兹，设计人员利用EPLD芯片自身延时将信号进出芯片两次，巧妙的解决了问题，让学生在硬件实验中学会逆向思维去解决问题。

多样化的教学手段的应用以及更新更特别的教学方式，让学生在数字逻辑实验中不仅锻炼了能力，更重要的是找到了学习的乐趣。在实验结束后，很多同学不愿离开实验室，而是热烈地讨论和试验更多不同方案，我们赞同这种脑力激荡的方式，毕竟求知的乐趣和热情是非常难能可贵的，这也是我们实验教学的目标。

3.一个典型的实验范例

我们加大了在系统编程ISP系统实验的数量，让学生用AHDL语言实现三八译码器、十进制计数器和七段译码器，在实验中鼓励他们设计不同的方案，比较分析不同方案的优缺点，也给他们讲解一些设计的技巧。比如使用中间变量逻辑结构，能够简化逻辑表达式，从而减少适配器的工作量和运行时间，增加适配成功率同时减少芯片资源占用率。在实验中，学生的完成情况给我们以很大的惊喜。下面以最后一次ISP实验为例。

实验要求：学生独立设计一位十进制计数器七段数字显示系统，如图四所示。计数器是8421BCD码同步计数器，其输出Q3—Q0作为七段译码器的输入，译码器的输出送到七段发光二极管显示器，它能显示0，2，„„9十个字符。采用ABEL-HDL语言设计并写出完整的设计源程序，并在实验台的数码管上进行演示。

图 四

这个实验非常典型，既有时序逻辑，又有组合逻辑。不少学生在实验中作出了创新尝试，采用了多种方案：涉及逻辑方程法、真值表法、状态图法。由于设计中包含了计数器和译码器两个模块，各种方法又有不同的设计方案，很多同学一个人就做了多种方案，表现了很高的兴趣和设计热情。下面选取了有特点的5种方案：方案一至方案三中的十进制计数器设计方法大致相同，而译码器设计采用了逻辑方程和真值表法，而方案二和三又用了真值表的不同表达方式；方案四和五同是状态图法，表达方式也不相同。充分表现了ABEL-HDL语言设计数字逻辑电路的灵活性和多样性。方案一

MODULE count1 TITLE 'count1' DECLARATIONS

clock,clear PIN;q3,q2,q1,q0 NODE ISTYPE 'reg';ya,yb,yc,yd,ye,yf,yg PIN ISTYPE 'com';count=[q3..q0];EQUATIONS

count.clk=clock;count.clr=clear;

count:=(count+1)&!(count==9);

yg=!(count==0)&!(count==1)&!(count==7);

yf=!(count==1)&!(count==2)&!(count==3)&!(count==7);

ye=!(count==1)&!(count==3)&!(count==4)&!(count==5)&!(count==7)&!(count==9);yd=!(count==1)&!(count==4)&!(count==7)&!(count==9);yc=!(count==2);

yb=!(count==5)&!(count==6);

ya=!(count==1)&!(count==4)&!(count==6);END count1

方案二

方案三 MODULE count2 TITLE 'count2' DECLARATIONS

clock,clear PIN;

q0,q1,q2,q3 NODE ISTYPE 'reg';

a,b,c,d,e,f,g PIN ISTYPE 'com';q=[q3..q0];EQUATIONS q.clk=clock;q:=(q+1)&(q!=9);q.clr=clear;TRUTH_TABLE

(q->[a,b,c,d,e,f,g]);0->[1,1,1,1,1,1,0];1->[0,1,1,0,0,0,0];2->[1,1,0,1,1,0,1];3->[1,1,1,1,0,0,1];4->[0,1,1,0,0,1,1];5->[1,0,1,1,0,1,1];6->[0,0,1,1,1,1,1];7->[1,1,1,0,0,0,0];8->[1,1,1,1,1,1,1];9->[1,1,1,0,0,1,1];

MODULE count3 TITLE 'count3' DECLARATIONS

clock,clear PIN;

q0,q1,q2,q3 NODE ISTYPE 'reg';

a,b,c,d,e,f,g PIN ISTYPE 'com';q=[q3..q0];EQUATIONS q.clk=clock;q:=(q+1)&!(q==9);q.clr=clear;TRUTH_TABLE

([q3..q0]->[a,b,c,d,e,f,g]);[0,0,0,0]->[1,1,1,1,1,1,0];[0,0,0,1]->[0,1,1,0,0,0,0];[0,0,1,0]->[1,1,0,1,1,0,1];[0,0,1,1]->[1,1,1,1,0,0,1];[0,1,0,0]->[0,1,1,0,0,1,1];[0,1,0,1]->[1,0,1,1,0,1,1];[0,1,1,0]->[0,0,1,1,1,1,1];[0,1,1,1]->[1,1,1,0,0,0,0];[1,0,0,0]->[1,1,1,1,1,1,1];[1,0,0,1]->[1,1,1,0,0,1,1];

END count2 方案四

MODULE count4 DECLARATIONS clock PIN;

g, f, e, d, c, b, a PIN;y = [g, f, e, d, c, b, a ];q0,q1,q2,q3 node istype 'reg';count=[q3,q2,q1,q0];

state0 = [0,0,0,0];state1 = [0,0,0,1];state2 = [0,0,1,0];state3 = [0,0,1,1];state4 = [0,1,0,0];state5 = [0,1,0,1];state6 = [0,1,1,0];state7 = [0,1,1,1];state8 = [1,0,0,0];state9 = [1,0,0,1];EQUATIONS

count.CLK = clock;STATE_DIAGRAM [q3,q2,q1,q0 ] STATE state0 :y= ^B0111111;goto state1;STATE state1 :y= ^B0000110;goto state2;STATE state2 :y= ^B1011011;goto state3;

END count3

方案五

MODULE count5 DECLARATIONS clock PIN;

a, b, c, d, e, f, g PIN ISTYPE 'REG';COUNT = [g, f, e, d, c, b, a ];

EQUATIONS

COUNT.CLK = clock;

STATE_DIAGRAM [g, f, e, d, c, b, a ] STATE ^B0000000 : GOTO ^B0111111;STATE ^B0111111 : GOTO ^B0000110;STATE ^B0000110 : GOTO ^B1011011;STATE ^B1011011 : GOTO ^B1001111;STATE ^B1001111 : GOTO ^B1100110;STATE ^B1100110 : GOTO ^B1101101;STATE ^B1101101 : GOTO ^B1111101;STATE ^B1111101 : GOTO ^B0000111;STATE ^B0000111 : GOTO ^B1111111;STATE ^B1111111 : GOTO ^B1101111;STATE ^B1101111 : GOTO ^B0111111;END count5

STATE state3 :y= ^B1001111;goto state4;STATE state4 :y= ^B1100110;goto state5;STATE state5 :y= ^B1101101;goto state6;STATE state6 :y= ^B1111101;goto state7;STATE state7 :y= ^B0000111;goto state8;STATE state8 :y= ^B1111111;goto state9;STATE state9 :y= ^B1101111;goto state0;END count4

课程设计部分

课程设计的目的是学习运用ISP（在系统编程）技术进行设计和调试的基本步骤和方法，熟悉集成开发软件中设计，模拟调试工具的使用，体会ISP技术相对于传统开发技术的优点。通过课程设计的锻炼，培养学生进行科学研究的独立工作能力，取得工程设计与组装调试的实践经验。

课程设计放在暑假中短学期进行，完全是开放性的，实验室全天开放，教师只对学生的设计方案和调试方法提供指导，不限制设计思路。学生3人一组，团队协同工作，在规定的两周时间内，独立完成四个设计课题并调试成功，由指导教师验收。

1.课程设计内容

芯片选用ISP1032E（引脚图见图五），软件平台用isp EXPERT（如图六所

示）。

图 五 图 六

课题一简易电子琴：用ABEL语言设计一个电子琴。使用TDS-2或TEC-5实验台上的8个电平开关做琴键，电平开关输出为高电平时相当于琴键按下，电平开关输出为低电平时相当于琴键松开。电子琴共有C调的8个音：1，2，3，4，5，6，7和I，在TDS数字电路实验台上对设计进行调试，调试时用实验台上的小喇叭作发声装置。

课题二简易频率计：设计一个简易的频率计，用于测量1MHz以下数字脉冲信号的频率。闸门只有1S一档，测量结果在实验台上的6个数码管显示出来，不测信号脉宽，每次对被测信号计数前，计数器应清零。

课题三交通灯实验：以实验台上的4个红色电平指示灯、4个绿色电平指示灯和4个黄色电平指示灯模仿路口的东、西、南、北4个方向的红、绿、黄交通灯。控制这些指示灯，使它们按下列规律亮、灭：

1.初始状态为4个方向的红灯全亮，时间为1秒。

2.东、西方向绿灯亮，南、北方向红灯亮。东、西方向通车。时间为5秒。3.东、西方向黄灯闪烁，南、北方向红灯亮。时间2秒。

4.东、西方向红灯亮，南、北方向绿灯亮。南北方向通车。时间5秒。5.东、西方向红灯亮，南、北方向黄灯闪烁。时间2秒。6.返回2，继续运行。

7.如果发生紧急事件，例如救护车、警车通过，则按下单脉冲按钮，使得东、西、南、北四个方向红灯亮，紧急事件结束后，松开单脉冲按钮，恢复到被打断的状态继续运行。

课题四电子钟：设计实现一个电子钟。电子钟具有以下功能： 1.实验台上的6个数码管显示时、分、秒。2.能使电子钟复位（清零）。3.能启动或者停止电子钟运行。

4.在电子钟停止运行状态下，能够修改时、分、秒的值。5.具有报时功能，整点时喇叭鸣叫。

要求整个设计分为若干模块，顶层模块用原理图设计，低层模块用ABEL语言设计。在TDS-2或TEC-5实验台上调试设计。

2.完成情况分析

从2001-2005共五届学生的课程设计情况来看，多数小组两周时间能够完成，其中优秀的小组一周多的时间就能全部调试验收完成。四个设计课题涵盖了计数、分频、状态转移多种典型的内容，尤其最后一个电子钟的实验，要求学生用原理图和ABEL语言用两层结构，锻炼了综合设计的能力。学生在整个课程设计期间会出现很多错误：器件型号选错、各种语法错误、设计疏漏引起的竞争和冒险等等，大家团队合作解决问题的过程是非常有趣的经历。学生在调试日志中写道：

* 出现问题：在“停止-调表”状态和计时状态转换时，数码管显示的数出现无规律地跳变，而且跳变时有时无。……原来在处理“停止-调表”状态和计时状态时存在竞争冒险，也就是这条语句：

SF.clk=(!V&!stop)#(!aset1&stop)……

终于找到根源所在！解决问题立即出台！……从根本上解决了问题！

……把分钟、小时钟的模块采取同样的措施后，我们的电子钟近乎完美！

* 实验过程使我们对ABEL的应用有了更深入的认识，实验的同时也增进了我们对ISPexpert软件的熟悉程度。实验的过程就是解决每一个问题的过程，每一个问题的解决，都让我们对基本概念有了更为深入地理解。

课程设计的整个过程进一步巩固和加深了《数字逻辑与数字系统》基本理论、概念的理解，提高了学生的动手能力和数字系统综合设计能力，取得了非常好的实验教学效果。但也发现了一些学生有拷贝现象，为此我们采取了相应的措施，如改换题目进行重做并严格打分；期末考试中加入了实验部分的内容。

结语

在整个《数字逻辑与数字系统》课程的实验教学工作中，我们不仅注重实验设备、教材的更新，更注重实验内容、教学方式的改革，将先进的手段和观念引入教学。通过实验，使学生巩固加深数字逻辑与数字系统的理论知识，通过实践进一步加强学生独立分析问题和解决问题的能力、综合设计及创新能力的培养，同时注意培养学生实事求是、严肃认真的科学作风和良好的实验习惯，为今后科学研究工作打下良好的基础。