数字钟实验报告_数字钟设计实验报告
数字钟实验报告由刀豆文库小编整理，希望给你工作、学习、生活带来方便，猜你可能喜欢“数字钟设计实验报告”。
数字钟实验报告
班级： 电气信息i类112班
实验时间：
实验地点：
指导老师：
目录
一、实验目的-----------------3
二、实验任务及要求--------3
三、实验设计内容-----------3(一)、设计原理及思路3
（二）、数字钟电路的设计--------------------------4(1)电路组成---------4(2)方案分析---------10(3)元器件清单------11
四、电路制版与焊接---------11
五、电路调试------------------12
六、实验总结及心得体会---13
七、组员分工安排------------19
一、实验目的：
1．学习了解数码管，译码器，及一些中规模器件的逻辑功能和使用方法。2．学习和掌握数字钟的设计方法及工作原理。熟悉集成电路的引脚安排，掌 握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法。3．了解pcb板的制作流程及提高自己的动手能力。4．学习使用protel软件进行电子电路的原理图设计、印制电路板设计。5．初步学习手工焊接的方法以及电路的调试等。使学生在学完了《数字电路》
课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统
地进行电子电路的工程实践训练，学会检查电路的故障与排除故障的一般方法
锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。
二、实验任务及要求
1．设计一个二十四小时制的数字钟，时、分、秒分别由二十四进制、六十进制、六十进制计数器来完成计时功能。2．能够准确校时，可以分别对时、分进行单独校时，使其到达标准时间。3．能够准确计时，以数字形式显示时、分，发光二极管显示秒。4.根据经济原则选择元器件及参数； 5..小组进行电路焊接、调试、测试电路性能，撰写整理设计说明书。
三、实验设计内容
1、设计原理及思路 3．1数字钟的构成数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时
电路等部分组成，这些都是数字电路中应用最广的基本电路 3．2原理分析
数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。
图1 基本框图
从上图可知，数字钟由以上各部分电路组成。
振荡器产生的1hz的脉冲作为数字钟的标准秒脉冲。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照二十四进制计数。计数器的输出经译码器送显示器。校时电路可分别对时、分进行单独校时，以达到标准时间。
由框图可知电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计:
2、数字钟电路的设计
数字钟电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计。
以下是本实验所设计的方案：
1、电路组成：
（1）振荡电路
振荡电路振荡电路由555定时器和电阻，电容串并联构成。图示电路即可产生1hz的标准秒脉冲，用于电路的计时的脉冲 电路原理图如图11所示：
图11 555定时器的脉冲电路
在采用此方案之前，是用555定时器产生1khz的脉冲信号，然后再用三个160计数器依次分频得到1hz的计数脉冲，虽然用555加接电容和电阻会因没有十分合适的电阻阻值而不是十分的精确，但我们在实验室里接成电路后发现没有很大的区别。这样子不仅少了些元器件更加的经济，而且电路更简单，在后面画pcb图时会省去很大的的麻烦，后来在实验的过程中也确实证明了这一点。
（2）计数电路
计数电路分别有二十四进制和六十进制的计数器电路组成，对标准脉冲进行计数，用74ls160实现计数，时分电路图如图
3、图4所示：篇2：数字钟实验报告
数字钟设计实验报告
实习内容：□ 实习形式：□学生姓名：学 号：专业班级：实习单位： 实习时间：
认识实习（社会调查）
□ 教学实习（□生产□临床□劳动）□ 毕业实习
集中 □ 分散
彭云 6100209071 信息工程学院电气信息i类092班 南昌大学 2010.11—2011.1 201１年1月 日
目录
一、实验目的............................................................................................3
二、实验任务及要求................................................................................3
三、主要工具及附加材料：....................................................................4
四、设计原理............................................................................................5
五、电路工作原理：................................................................................5
六、实验总结..........................................................................................10
七、实验感悟..........................................................................................11 数字钟设计
一、实验目的1．了解数字钟的组成及工作原理； 2． 熟练掌握组合逻辑电路以及时序电路的使用，掌握各芯片的逻辑功能及使用方法，熟用常用电子元气件的类型和特性，并掌握合理选用原则； 3.熟悉掌握555定时器和计数器，并利用其设计构成多谐振荡和分频电路 4.熟悉protel软件的操作，学会用protel软件制作电路图，和pcb板。
二、实验任务及要求
1．任务：要求利用单层板设计一个二十四小时制的数字钟，自行制板，能够显示时、分、秒；具有校时功能，并且能分别对时、分进行校时使其达到标准；
2．要求： 画出电路原理图； 自行选择元器件达到最优化； pcb文件生成与打印输出；
自行装配和调试,并能发现问题和解决问题。主要实验元件及参数：
三、主要工具及附加材料：
电烙铁、烙铁架、焊锡丝、松香、导线、绝缘胶布、透明胶带、镊子、钳子、数字万用表、吸锡器、剥线钳、一字起子一套等等。
四、设计原理
利用161或160芯片的计数功能，配合逻辑门电路可以实现数字
钟的时分秒的计数时为二十四进制，分、秒都为六十进制，可以利用cp信号手动给时、分、秒校准。
五、电路工作原理：
数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位led显示器显示出来。校时电路是来对“时、分、秒”显示数字进行校对调整。
电路图如下所示：篇3：数字钟的设计实验报告
数字钟的设计实验报告
一、实验目的1)学习掌握数字钟的设计方法 2)学习较复杂的数字系统设计方法 3)了解数字钟的组成及工作原理
二、设计指标 1)2)3)4)时间以 24 小时为一个周期 显示时、分、秒 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间 计时过程具有报时功能，当时间到达整点前 5 秒进行蜂鸣报时
三、实验原理
时标信号的频率由振荡器产生，由于及时最小单位是0.1s，所以时
标信号经分频器后输出频率为10hz的秒脉冲clk。在无校准信号作用时，整个电路处于正常的计数状态。时，分，秒计 数器采用同步计数方式，其时钟脉冲端均接由分频器输出地时钟信号clk。en 为计数使能端，高电平有效。秒计数的端en始终为高电平，所以每来一个秒
脉冲clk，秒计数器计一个数，当秒计数器到六十时，其进位输出端co输出
高电平产生进位，使分计数器的使能端en有效，每来一个分脉冲clk，分计
数器计一个数，这就意味着满60s进1min;当秒计数器和分计数器到60，其
相应的秒计数器的进位co和分计数器的进位co同时输出高电平使小时计数
器的使能端en有效时，每来一个计数脉冲，小时计数器计一个数。
四、实验内容
数字钟是数字电路中的一个典型应用，本设计实现数字钟的一些基本功 能。能进行正常的时、分、秒计时功能，当计时达到59分52秒时开始报时，在59分52秒，59分54秒，59分56秒，59分58秒时鸣叫，鸣叫声频为 500hz，在到达59分60秒时为最后一声整点报时，频率为1khz。其外部接
口如图1所示，总体设计框图如图2所示，包含control、sec、main、hour、t五大模块。其中sec和main模块均为六十进制计数器，计时输出分别为
数字钟外部接口
数字钟总体设计框图
（1）端口说明
s[5..0]信号对应6个控制键，分别对应秒个位，秒十位，分个位，分十位，小时
个位，小时十位。
rst信号为复位信号，在系统初始化时使用，clk为系统时钟,clr信号为清零信号。sound信号连续扬声器，产生鸣叫。sec1[3..0]表示秒十位 sec0[3..0]表示秒个位 min1[3..0]表示分十位 min0[3..0]表示分个位 hour1[3..0]表示小时十位 hour0[3..0]表示小时个位。
（2）control控制模块：实现修改时间功能，其子模块con1功能为采集修改数值。
各个模块的原理及代码(1)control控制模块
原理框图：
（2）con1模块：实现对按键数的统计，按键一次，计数器加1，如果大于9时，自动回零。
原理图如图所示： con1模块的vhdl源代码如下： lebrary ieee;(3)t模块:为整点报时提供控制信号，当58min,秒为52,54,56,58时，q500输出“1”；秒为00时，qlk输出为“1”。这两个信号经过逻辑门实现报时功能。
原理图如图所示： library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;篇4：数字电子时钟实验报告
华大计科学院
数字逻辑课程设计说明书
题目： 多功能数字钟 专业： 计算机科学与技术 班级： 网络工程1班 姓名： 刘群
学号： 1125111023 完成日期： 2013-9
一、设计题目与要求 设计题目：多功能数字钟
设计要求：
1.准确计时，以数字形式显示时、分、秒的时间。2.小时的计时可以为“12翻1”或“23翻0”的形式。3.可以进行时、分、秒时间的校正。
二、设计原理及其框图 1.数字钟的构成数字钟实际上是一个对标准频率??1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。图 1 所示为数字钟的一般构成框图。
图1 数字电子时钟方案框图
⑴多谐振荡器电路
多谐振荡器电路给数字钟提供一个频率1hz 的信号，可保证数字钟的走时准确及稳定。⑵时间计数器电路
时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60 进制计数器。而根据设计要求，时个位和时十位计数器为24 进制计数器。
⑶译码驱动电路
译码驱动电路将计数器输出的8421bcd 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。⑷数码管
数码管通常有发光二极管（led）数码管和液晶（lcd）数码管。本设计提供的为led数码管。
2.数字钟的工作原理
⑴多谐振荡器电路 555 定时器与电阻r1、r2，电容c1、c2 构成一个多谐振荡器，利用电容的充放电来调节输出v0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1hz。
⑵时间计数单元
六片74ls90 芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位led 七段显示起上显示
对应的数值。
⑶校时电源电路
当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能。因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图8所示即为带有基本rs 触发器的校时电路。
三、元器件
1.实验中所需的器材
单刀双掷开关4 个.5v 电源.共阴七段数码管 6 个.74ls90d 集成块 6 块.74hc00d 6个 lm555cm 1个
电阻 6个
10uf 电容 2个
2.芯片内部结构及引脚图
图2 lm555ｃｍ集成块
图3 74ls90d集成块
五、各功能块电路图 1秒脉冲发生器主要由555 定时器和一些电阻电容构成，原理是利篇5：数字钟实验报告
淮阴师范学院物理与电子电气工程学院
实训报告
学生姓名 班 级 专 业 题 目
指导教师
学 号 08级06班 电子信息工程 数字钟的设计与制作
（姓名）（职称）2010 年 11 月
一、设计指标
1.显示时、分、秒。2.以24小时制为一周期。3.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可
以手动输入或借用电路中的时钟。4.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号
二、设计方框图
数字钟的构成数字钟实际上是一个对标准频率（1hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。
三、元器件介绍
1.74ls00 与非(图2)图2 2.74ls00 与门（图3）
图3 74ls00管脚图 3.74ls390（图4），十进制加数器 图4 74ls390管脚图
图5 74ls51管脚图 4.74ls51（图5）5.cd4060（图6）6.74ls74(图7)7.74ls47(图8)，译码器
图6 cd4060管脚图 图7 74ls74管脚图
图8 74ls47管脚图
三、设计原理
1、各功能模块电路的设计（用multisim仿真）（1）晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768ｈz的方波信号，可保
证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。如图（b）所示，由ｃｍｏｓ非门ｕ１与晶体、电容和电阻构成晶体振荡器 电路，ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容ｃ１、ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
图（b）cmos 晶体振荡器 4060构成脉冲发生及分频电路仿真图(2)时间记数电路
一般采用10进制计数器如74hc290、74hc390等来实现时间计数单元的计数功能。本次设计中选择74hc390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。秒个位计数单元为１０进制计数器，无需进
制转换，只需将ｑａ与ｃｐｂ（下降沿有效）相连即可。ｃｐａ（下降沿有效）与１ｈz秒输入信号相连，ｑd可作为向上的进位信号与十位计数单元的ｃｐａ相连。秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图 ２.４所示，其中ｑc可作为向上的进位信号与分个位的计数单元的ｃｐａ相连。
EWB数字钟实验报告一、利用EWB设计用于秒计数和分计数的60进制（00-59）计数器，用于时计数的24进制（00-23）计数器和用于星期计数的7进制（1-7）计数器。 1.60进制计数器 电路截图 工作......
数字钟电子技术课程设计报告 数字电子技术课程设计报告 题 目: 数字钟的设计与制作学 年 学 期: 专 业 班 级: 学 号:姓 名: 指导教师及职称:讲师 时 间: 地点： 设计目的熟......
电子技术课程设计__24_小时__数字钟学院：电子信息工程学院 任课老师：张学成 课程设计：数字钟 学号：25号 班级：095 姓名：黄伟目 录一、课程设计的设计任务和基本要求„„„„„„1......
目 录摘要 ................................................................1 ABSTRACT ............................................................1 1.电路设计原......
数 子 钟 的 调 试 与 安 装 报 告班级：12级电子信息工程1班 学号： 201272020122 姓名： 任晶 一 实验要求用555或晶振做秒脉冲信号源，用计时芯片构成数字钟，显示秒，分，时。 具有......
